找回密码
 注册
关于网站域名变更的通知
查看: 203|回复: 2
打印 上一主题 下一主题

FPGA基本结构

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-4-15 16:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

& d( K# O3 |7 t8 p+ E2 lFPGA的基本结构主要为:
( s8 T) T$ t9 X4 a
7 ?- a/ d5 J. S! ~. h查找表(LUT):用于实现各种基本的逻辑功能3 R% {4 B+ e1 {: X
触发器(FF):用于存储LUT输出结果的寄存器资源7 P3 D7 k2 O2 F; D( O5 h6 O
输入、输出端口:FPGA芯片与外部资源互联的接口
# o- b4 `% o. x0 [: G" Y线:用于连接FPGA内部各个模块: j9 ?" U; `) Q' v
DSP48块:加减器连接到乘法器,再连接到一个乘累加器( q% ^* R- R0 c
除此之外,FPGA内部还集成了一些其它资源:(1)FPGA片上存储器,(2)PLL时钟发生器,(3)乘法累积模块,(4)片外存储器控制器,(5)高速串行收发器。) S. T9 o" T# Y4 E0 a8 g+ {
! Q) K8 t+ A/ ~( X9 p9 T

该用户从未签到

2#
发表于 2022-4-15 17:18 | 只看该作者
FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
  • TA的每日心情

    2019-11-19 15:29
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-4-15 18:04 | 只看该作者
    FPGA内部还集成了一些其它资源:(1)FPGA片上存储器,(2)PLL时钟发生器,(3)乘法累积模块,(4)片外存储器控制器,(5)高速串行收发器。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-7 07:43 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表