扇形电容工程应用

陆妹

扇形电容工程应用

EDA365原创     作者：何平华老师

4 V; P( c, b+ _% a) @/ a

6 R4 V, n& s; K4 |4 T8 l8 o

扇形电容工程应用，碎片三分钟，收获一丢丢。

上一篇文章《023_扇形电容半径究竟多大》的结论是：

扇形电容半径r ≈ λ/8最佳，这个结论是基于放大器的BiasTee电源支路上的扇形电容而推导和仿真出来的。

信号滤波要求r ≤ λ/8

但如果扇形电容用于信号本身的滤波，那么就有可能是r ≈ λ/8，也有可能r ≤ λ/8。

如下图所示：

因为信号路径上的扇形电容，是需要实现具体的容抗（电容值），不一定是要求零阻抗。

这种信号滤波器所需电容容量较小，所以面积较小，看起来扇形张角较小、半径较小，如上图所示。

很少看到信号滤波器用扇形电容。微带滤波器都是直接用开路短截线当做电容的。

从阻抗匹配角度看BiasTee扇形电容

从BiasTee的三岔口向上看的阻抗Zin越大越好，以避免影响信号通道本身的阻抗，这个阻抗与信号通道Z0=50欧并联，假设这种并联导致阻抗不匹配，回损指标为20dB，对应反射系数Γ=0.1是可以接受的。

代入到《020_Splitter之十：四分之一波长阻抗变换器》中的公式⑹：

可解出ZL = 40.9欧。

再根据 Z0//Zin = ZL = 40.9欧（//表示并联），可算出Zin = 225欧。

也就是从BiasTee的三岔口向上看的阻抗Zin≧ 225欧，就能达到信号通道的回波损耗20dB的需求。

这么看来，是很容易实现的。

即使是BiasTee支路λ/4传输线的特征阻抗Z = 50欧，根据公式Z2 = Zin * Zc

也很容易算出Zc = 11.11欧。

如果工程设计再精细些，使BiasTee支路λ/4传输线的阻抗Z = 100欧：

算出Zc = 44.44欧，这种扇形电容更容易实现。

这就是为什么要让BiasTee中的λ/4传输线特征阻抗尽量高的原因：三岔口看电源支路的等效阻抗Zin能得到平方关系的改善。

总之，从阻抗匹配角度设计BiasTee扇形电容，实在是不思进取，太拉跨了。

; `2 F2 h3 ]$ ?. M

从PSRR角度看BiasTee扇形电容

所以要从PSRR的需求来设计BiasTee扇形电容。

对于接收前端低噪放来说，要求电源噪声抑制比PSRR（Power supply ripple rejection ratio）非常高；

但发射放大器对PSRR要求会松些，所以要具体问题具体分析。

假如希望电源噪声抑制比PSRR达到50dB，在HFSS建立如下三个模型：

左图是张角60度扇形电容的BiasTee；中图是张角120度的扇形电容的BiasTee；右图是由两个张角60度扇形电容构成的二级串联BiasTee。

上图的黑色线表示特征阻抗为50欧的信号主线，细线特征阻抗都是100欧，细线的长度为λ/4。

仿真三种扇形电容BiasTee，得到的PSRR指标分别如下：

红色张角60度，蓝色120度张角。张角加倍，PSRR改善不明显。50dB的PSRR带宽极窄。

再看看表示二级BiasTee的绿色线，就算只是用张角仅为60度扇形电容构成的二级BiasTee，则PSRR改善也非常巨大：不仅仅是带宽改善，PSRR极值也得到很大的改善。50dB的PSRR带宽为4.4~6GHz。

惟一的缺点是：二级BiasTee占用面积较大。

结论

二级BiasTee拓朴结构的PSRR指标，远远胜于单纯增大扇形电容张角的PSRR指标。

出品｜EDA365

作者｜何平华老师

& u- f" ]! u9 k! f: `

注：本文为EDA365电子论坛原创文章，未经允许，不得转载

modengxian111

r ≈ λ/8