找回密码
 注册
关于网站域名变更的通知
查看: 3252|回复: 4
打印 上一主题 下一主题

[仿真讨论] DDR2源端端接,板子加工阻抗匹配

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-9-26 11:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟有个关于DDR2阻抗匹配的问题,想请教做板子的大牛。大家都知道,做DDR2的时候都加个源端端接电阻,通常有22欧或33欧的,这个根据仿真确定的。目前我见到两种形式,有点疑问,还请有经验的大神指导啊:
% q+ W+ p, m, j. i3 _5 L6 r1 U) }2 s2 ~/ e
1、见过没有加源端端接电阻的,他们说在加工板子的时候,让加工厂对单端线进行调整了,做成了50欧的匹配,这种方法可行吗?5 [% G' Y1 R* |" C! U
& u  n" M- {; O
2 ]# ~* \! S9 p' x* E. b8 u
2、更常见的是加上源端端接电阻,那么以后加工板子的时候,单端线的阻抗还要匹配成50欧吗?就是要不要让工厂对这个线做50欧的匹配;" `' F. V6 D5 M. f! K
; Z0 g+ J8 ^) `6 t

" l- A( j' A+ ^9 P板子的整体阻抗50欧。

该用户从未签到

2#
发表于 2011-9-26 16:42 | 只看该作者
还是需要的,源短短接的目的就是消除二次反射,原理是发射端的内阻一般约为20多欧,配上源端短接电阻,这样内阻加上源端匹配电阻就是约为50欧姆。从而二次反射的反射系数为0.

该用户从未签到

3#
发表于 2011-10-14 09:03 | 只看该作者
DDR2有个ODT需要留意,就是芯片的引脚内部可以设置源端阻抗匹配,有三种,可以通过模型选择来进行设置,

该用户从未签到

4#
发表于 2011-10-14 09:07 | 只看该作者
DDR2确实有个内部ODT需要注意,所以有的设计的时候接了外部电阻,有的没有接,直接使用内部的ODT

该用户从未签到

5#
发表于 2011-11-3 14:38 | 只看该作者
学习了9 ^$ v) X, e+ h4 l6 j0 y5 b0 \: t* O
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-27 07:35 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表