DDR2阻抗匹配问题，板子加工

congbupt

4 [5 o: x0 E3 j5 S- u: @
小弟有个关于DDR2阻抗匹配的问题，想请教做板子的大牛。大家都知道，做DDR2的时候都加个源端端接电阻，通常有22欧或33欧的，这个根据仿真确定的。目前我见到两种形式，有点疑问，还请有经验的大神指导啊：
& U8 x  O. s! H" V
3 O  e3 L- c, u5 Z% `0 d1、见过没有加源端端接电阻的，他们说在加工板子的时候，让加工厂对单端线进行调整了，做成了50欧的匹配，这种方法可行吗？


! M6 X' h8 f7 A" u2、更常见的是加上源端端接电阻，那么以后加工板子的时候，单端线的阻抗还要匹配成50欧吗？就是要不要让工厂对这个线做50欧的匹配；
" i$ W/ u# C. Z' _3 S" `

. G& V; t: x& W4 j1 @" G板子的整体阻抗50欧。

congbupt

没人吗？自己顶一下，求高手！

willyeing

DDR2数据组有片载端接，可以软件设置成50、75、150R三种也就是传输线可以是75、50、150R与之相对应。其它没有保守点加串阻做源端端接。

procomm1722

以上觀念都不正確 , 或多或少可能會出問題
1. 讓工廠做阻抗匹配的想法一開始就不對了, 阻抗匹配是要看系統 , 不是看把電阻擺前面或放後面. 放不同的位置這個阻抗都不一樣. 用戴維寧等效電路來看阻抗就可瞭解問題點.
2. 因為上述問題 , 因此要掛載的終端電阻值也會因此而不同. 這還是要做 SI 分析才知道那個位置及那個數值的電阻最合適.

6 [. N, ^0 g& a/ N0 L, o9 f加掛終端電阻會提告系統阻尼因數 , 波形會因此而減少震盪與反射 , 但加得太高 , 則訊號爬升緩慢 , 也不行.
$ d8 x; `5 d& ^# w# @擺放得位置不對 , 造成輸出阻抗與負載阻抗不平衡 , 那就會形成反射 , 對訊號品質也是一個殺手.