|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
: u4 b* l9 k9 F' [7 @: _, ^
FPGA大致由三部分构成:
- E3 h- Q$ l1 X2 u) ?% o- B! r; t3 D" N
实现逻辑电路的逻辑要素:逻辑块; z' d+ a# }4 b! T1 l- @1 n
一般由查找表LUT、乘积项PT、数据选择器MUX等组成,不管什么方式,都应该是由实现FF等器件的数据存储电路和数据选择器MUX组成的5 w$ M" u X% K4 a
# b2 L& t3 ~3 b' w- d+ r+ M
和外部进行信号输入/输出的要素:I/O块+ S% W) b9 Y! d" o
连接IO引脚和内部布线要素的模块,其中通常包括控制上拉下拉、输入输出、极性、速率、开漏等模式的控制电路和触发器等数据存储电路。一般会支持TTL、PCI、PCIE、SSTL等等单端标准IO和LVDS等差分标准IO" O! f( ^/ h8 }
1 T, R7 V# X) |& h连接前两种元素的布线要素:包括布线通道、开关块SB、连接块CB
; q; Y4 k/ R2 k' _1 j. f! s可以通过布线资源形成任意的布线通路,其中主要通过开关的编程配置决定选择哪个布线通道
4 S/ t' [# }# Q5 n7 }- K* u, p
6 d& `- D+ d% t& D实际电路中还可能加入硬核处理器、DSP模块、块存储器等等其他具有固定功能的硬核电路! ~) o1 j: d9 e! C) b( U
7 D- [ P* t/ ?5 g# O" b) K
硬核:具有固定结构、无法使用硬件描述语言编程的电路
6 b R: _. v8 g
' o$ J8 j9 }0 H# M& }3 }' {# Y2 s5 l软核:具有一定结构,可以使用硬件描述语言编程的电路
$ s$ P4 M Q* a& u
X: K' k$ U" c6 Y, M这三个部分一般呈岛型排布,每个“岛“占据一个格子,格子之间是布线要素/ `: p* v& l- _5 ^
# l: a/ ^% ?/ A% i' i/ F/ B) |9 g% j& \
) y0 L l1 B8 ^) W$ s0 j
# I: {$ G0 J0 t& K6 k
|
|