|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
" H, {/ N4 B. R1 XFPGA大致由三部分构成：+ d3 g# j h% H8 A1 I
6 v+ g9 D4 `) Z( r4 m" |
实现逻辑电路的逻辑要素：逻辑块
7 B. g9 j+ q# _1 h2 a# u一般由查找表LUT、乘积项PT、数据选择器MUX等组成，不管什么方式，都应该是由实现FF等器件的数据存储电路和数据选择器MUX组成的) d& W B+ K! Z! o
4 \7 v6 x; H3 |" T. n/ g' q2 D
和外部进行信号输入/输出的要素：I/O块
$ T; y! {6 B* H! O, r连接IO引脚和内部布线要素的模块，其中通常包括控制上拉下拉、输入输出、极性、速率、开漏等模式的控制电路和触发器等数据存储电路。一般会支持TTL、PCI、PCIE、SSTL等等单端标准IO和LVDS等差分标准IO% a# |( h3 C' T% W
( z3 T: y! N5 T" u, A连接前两种元素的布线要素：包括布线通道、开关块SB、连接块CB
& {. Q6 B, t# q9 S2 Y8 l0 G可以通过布线资源形成任意的布线通路，其中主要通过开关的编程配置决定选择哪个布线通道. g& L9 R4 @% O+ s9 i7 b& O! h
* M) M k$ e: q" C4 w& `. N7 o8 f
实际电路中还可能加入硬核处理器、DSP模块、块存储器等等其他具有固定功能的硬核电路
! j4 j1 I1 _- `7 @8 H3 o: c8 _% t
, I" P, G9 H# \& L4 s% q+ D( i2 ~硬核：具有固定结构、无法使用硬件描述语言编程的电路+ ?' A1 C( s" E. a/ X" x
W6 L1 `* N9 A# |9 N" |7 a( O软核：具有一定结构，可以使用硬件描述语言编程的电路
9 [# J8 B! i2 ~3 b5 C. K( \' p: y; }( I' M/ W1 d5 `; P
这三个部分一般呈岛型排布，每个“岛“占据一个格子，格子之间是布线要素
0 F* ^7 ^3 ?. v! X+ f# ]4 D ?7 b' X& c$ {8 K8 A
! A/ G2 p0 A$ K8 K5 H7 R( d8 r$ r6 H( U& {3 z U! C1 r
|
|
/1 
发表于 2022-3-21 15:57
收藏
淘帖
支持！
反对！