EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
国内产线建设极大拉动国产设备需求。半导体设备市场主要由美国、日本厂商主导，贸易摩擦背景下，半导体设备国产化诉求增强，长江存储、上海积塔、中芯国际、华虹、士兰微、合肥晶合 等国内晶圆厂在新增产能建设过程中积极导入国产设备，极大拉动国内半导体设备需求。 4 j) G& C/ n5 ~* h
芯片工艺进步及结构复杂化拉动高性能薄膜设备需求。随着集成电路的持续发展，晶圆制造工艺 不断走向精密化，芯片结构的复杂度也不断提高，需要在更微小的线宽上制造，制造商要求制备 的薄膜品种随之增加，最终用户对薄膜性能的要求也日益提高。这一趋势对薄膜沉积设备产生了更高的技术要求，市场对于高性能薄膜设备的依赖逐渐增加。以 CVD设备演进为例，相比传统的 APCVD、LPCVD设备，PECVD设备在相对较低的反应温度下形成高致密度、高性能薄膜，不破 坏已有薄膜和已形成的底层电路，实现更快的薄膜沉积速度，已成为芯片制造薄膜沉积工艺中运 用最广泛的设备种类，未来 HDPCVD、FCVD 应用有望增加。ALD 设备亦有望在 14nm 及以下制 程逻辑芯片、17nm 及以下 DRAM 芯片中得到更广泛应用；国内长鑫存储已实现 19nm DRAM 芯片量产，未来 17nm 亦有望取得突破，带动国内高端薄膜沉积设备需求。3 I9 O v- }# R
, N+ M" o. M: b. z$ {
制程升级带动薄膜沉积设备用量提升。在摩尔定律的推动下，元器件集成度的大幅提高要求集成 电路线宽不断缩小，影响集成电路制造工序愈为复杂。尤其当线宽向 7 纳米及以下制程发展，当 前市场普遍使用的光刻机受波长的限制精度无法满足要求，需要采用多重曝光工艺，重复多次薄 膜沉积和刻蚀工序以实现更小的线宽，使得薄膜沉积次数显著增加。在 90nm CMOS 工艺，大约 需要 40 道薄膜沉积工序。在 3nm FinFET工艺产线，需要超过 100 道薄膜沉积工序，对于薄膜颗粒的要求也由微米级提高到纳米级。薄膜沉积设备用量方面，以中芯国际为例，一条 1 万片产能 的 180nm 8 寸晶圆产线 CVD 和 PVD 设备用量平均约为 9.9台和 4.8 台，而一条 1 万片 90nm 12 寸晶圆产线 CVD 和 PVD 设备用量分别可达 42台和 24 台。
, f: o% T/ b& I" K3D NAND 堆叠层数增加拉动薄膜沉积设备需求。存储器领域制造工艺中，目前增加集成度的主 要方法是增大三维立体堆叠的层数，叠堆层数从 32/64层向 128/196 层发展，每层均需要经过薄 膜沉积工艺步骤，催生出更多设备需求。
7 A5 ]3 f8 J+ P- T5 W目前，国内长江存储已实现 128 层 QLC/TCL 3D NAND 量产，并且 1期工厂已达到满产；未来 192 层 3D NAND 也有望取得突破，更高层数 3D NAND 产能建设将产生更多的薄膜沉积设备需 求。 : G8 X; u$ n! `* `( O
| 
/1 
发表于 2022-3-7 14:05
收藏
淘帖
支持！
反对！