有关LPDDR4 模型的理解

haoyuezhao

在进行LPDDR4X批量仿真时通常会配置ODT模型，其中有几个不太理解，
6 {* H4 h: M7 i5 w5 }1.CPU端写数据时，CPU端通常上拉电阻和下拉电阻的选择目的是输出电压调整？还是其他目的？
# `, C: C* E0 C  j& Y* z3 o7 t2.CPU端读数据时，DRAM端配置下拉的目的是什么？
0 \# Y" h$ [0 D: x- ?3.VOH = 0.6*VDDQ和 VOH = 0.5*VDDQ这两个模型区别是什么？，可以理解成输出高电平第一个为0.36V，第二个为0.3V?
% z3 H( {) _* r

oewqe

看大佬怎么说的
5 ]; c* R5 X: i1 o+ s) @7 V

haoyuezhao

刚咨询了三星的FAE,说是为了调整输出电压，到达一个最好的结果，可以批量仿真获取一个最优值。

benjaminligood

haoyuezhao 发表于 2022-3-7 16:39
( e" K: s4 u! |' d刚咨询了三星的FAE,说是为了调整输出电压，到达一个最好的结果，可以批量仿真获取一个最优值。

8 W) j% M  S6 x  w) |+ r能说的详细点吗？想知道