常见的集成电路封装汇总

someone

1、BGA封装(ball grid array)
' V7 ^) v4 m- k9 V" o8 m
% T+ }- g5 Q' L" M
$ i3 ?% F, T7 I: b& x球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。
! i9 u* v' D9 P, _$ A  m

+ b3 u* r- @6 G3 E( e: W
0 ~$ H+ N3 b# y
" t5 \1 r; E' i  }" p; s' ^
2、BQFP封装(quad flat package with bumper)
  W. J# @3 o7 |% w4 {# A
7 x. I& N5 k0 s5 {8 m; I' x- r
带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。


8 U7 R% S; Y6 _0 ?
% U, P" d, b/ q/ y2 E
$ ?5 `4 H) t- k' M
3、碰焊PGA封装(butt joint pin grid array)
2 B! b: ~6 \1 p, `, ?( d* A

表面贴装型PGA的别称(见表面贴装型PGA)。
. ]: P7 X, v; ?5 I. l( S) r

8 w4 ~& N* O# }' _4、C－(ceramic)封装


; v7 t4 ^2 Y" p. h5 U1 O9 _* i表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。
% g. P/ x: `1 i: a6 O$ @/ B

5、Cerdip封装


" S  A4 w3 e4 {" m# q& l. m: V# I用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。


6、Cerquad封装
/ A- Z& \7 ?/ |1 f
7 N# S, u. J, {) l# G$ }
! J  f% D( k7 ]7 z% m: |6 ]表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。
$ p! R2 p$ `2 e; P6 P1 t

带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。
4 G' a- Q2 |' ]5 p

0 |2 X7 l" e; n/ U7、CLCC封装(ceramic leaded chip carrier)


带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。
% ]# M7 Q; y6 e- H

8、COB封装(chip on board)
$ x- E2 a: B+ O1 L' e( I% _; I- u! Y

板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可*性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。



, N" `5 J. D2 Z, [7 S$ H% D
. j' Z7 i  M" B& }: W% |$ k" q( y8 i* ?
$ I! P& ~, o+ P+ _0 H& H, U9、DFP(dual flat package)


双侧引脚扁平封装。是SOP的别称(见SOP)。以前曾有此称法，现在已基本上不用。
! \; L$ Q+ A8 c1 k

10、DIC(dual in-line ceramic package)
# c/ K; m6 X# K' I+ E

陶瓷DIP(含玻璃密封)的别称(见DIP).
8 |4 D0 c8 L& n: L7 G2 ?
0 H$ A0 N1 g9 _5 c
11、DIL(dual in-line)

* Z! t' e& l: ~9 Y. T2 m
DIP的别称(见DIP)。欧洲半导体厂家多用此名称。

6 q5 K- K, Y; R0 \9 n' Z9 |
3 g# p2 k& q" y- A; d, V12、DIP(dual in-line package)


双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm的封装分别称为skinny DIP和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。

2 r( I! C( T2 t- `3 y: o/ R) Y
8 `. J& Y2 Q7 ]) q' ~5 g! k% K- f

+ a( H( w6 @$ h0 C- u, J5 P  Q
13、DSO(dual small out-lint)
6 K, N+ Z% `& l& n+ I- J

双侧引脚小外形封装。SOP的别称(见SOP)。部分半导体厂家采用此名称。

8 u2 ]6 c8 a/ _; ]; t! Q; E$ K
14、DICP(dual tape carrier package)
  a) o3 D0 f) o( N) C. E1 i

$ B" `7 |& W# Q7 [0 x双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm厚的存储器LSI簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP命名为DTP。
2 @3 W" f& I  i5 `' b0 J
5 {2 T  h* f$ L/ u! F! u+ Z) [
$ a7 E+ R1 k6 c, u15、DIP(dual tape carrier package)
9 h! Q4 V0 S0 c8 I+ E9 P6 @3 P- V
" ]7 B! \" E4 X: z% {( _
9 }8 @/ ^# ^$ E& D同上。日本电子机械工业会标准对DTCP的命名(见DTCP)。
% T( I0 w6 n; x; e' r
4 K( a2 h- g" q7 |4 r3 Y
8 I6 s+ S. y. z! I. q: v16、FP(flat package)
7 F8 e: ?0 x- R5 F
) {7 r8 l% a. c+ U5 F6 x- L
扁平封装。表面贴装型封装之一。QFP或SOP(见QFP和SOP)的别称。部分半导体厂家采用此名称。
; e$ s: W. `1 z

: g/ w8 v, s; ^4 k8 l/ ?  T
6 [: G3 z, n6 Y( a7 {6 ]

& ^; Z; `, e5 `3 u17、Flip-chip

1 b4 P5 v: F' f/ T& B( \
' s) n* Z# b. \2 j6 W倒焊芯片。裸芯片封装技术之一，在LSI芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。


8 ]% Y& {* C1 ~2 u, t但如果基板的热膨胀系数与LSI芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI芯片，并使用热膨胀系数基本相同的基板材料。
+ Z% m7 A0 O9 h* q! _2 W7 b% H( i# Y" `

其中SiS 756北桥芯片采用最新的Flip-chip封装，全面支持AMD Athlon 64/FX中央处理器。支持PCI Express X16接口，提供显卡最高8GB/s双向传输带宽。支持最高HyperTransport Technology，最高2000MT/s MHz的传输带宽。内建矽统科技独家Advanced HyperStreaming Technology，MuTIOL 1G Technology。
8 `4 X* g, d, U' t# I$ X
) h3 _( |( S* M# T
18、FQFP(fine pitch quad flat package)


小引脚中心距QFP。通常指引脚中心距小于0.65mm的QFP(见QFP)。部分导导体厂家采用此名称。塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)

% v' }& Z0 L7 Q. M
# g$ k( i$ U8 j+ hPQFP的封装形式最为普遍。其芯片引脚之间距离很小，引脚很细，很多大规模或超大集成电路都采用这种封装形式，引脚数量一般都在100个以上。Intel系列CPU中80286、80386和某些486主板芯片采用这种封装形式。此种封装形式的芯片必须采用SMT技术（表面安装设备）将芯片与电路板焊接起来。采用SMT技术安装的芯片不必在电路板上打孔，一般在电路板表面上有设计好的相应引脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。SMT技术也被广泛的使用在芯片焊接领域，此后很多高级的封装技术都需要使用SMT焊接。
% Y7 p: q) @2 a2 Y

( Y/ T* d: J+ a4 j0 x以下是一颗AMD的QFP封装的286处理器芯片。0.5mm焊区中心距，208根I/O引脚，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1:7.8，由此可见QFP比DIP的封装尺寸大大减小了。
/ o- c3 E8 F( T

1 o% A+ B) C  j- m, D+ ^19、CPAC(globe top pad array carrier)


美国Motorola公司对BGA的别称(见BGA)。

$ d- h' |1 e1 `, x, n
9 l# Z% P0 Q+ D20、CQFP軍用晶片陶瓷平版封裝(Ceramic Quad Flat-pack Package)
: i) ^/ u- W; B' j

) q  O8 }& }0 V- N7 o$ a右邊這顆晶片為一種軍用晶片封裝(CQFP)，這是封裝還沒被放入晶體以前的樣子。這種封裝在軍用品以及航太工業用晶片才有機會見到。晶片槽旁邊有厚厚的黃金隔層（有高起來，照片上不明顯）用來防止輻射及其他干擾。外圍有螺絲孔可以將晶片牢牢固定在主機板上。而最有趣的就是四周的鍍金針腳，這種設計可以大大減少晶片封裝的厚度並提供極佳的散熱。
0 A: z+ U" Y4 Q) I


3 ?; |1 J9 Y8 z: ~: h8 }3 M

: t0 A. n% [3 T& |! C21、H-(with heat sink)

0 l! }. }) ]+ A3 i/ I* B! J, d& k
3 ]" n* n; ]# W, }; y$ j表示带散热器的标记。例如，HSOP表示带散热器的SOP。

7 m+ _. N+ Z+ J6 `
' R0 O1 R8 }! x  W) s% H7 V! W22、Pin Grid Array(SuRFace Mount Type)

$ Y3 s) O% C) R; G" g4 p5 r8 l3 X
, |& B% S! f5 {表面贴装型PGA。通常PGA为插装型封装，引脚长约3.4mm。表面贴装型PGA在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
$ F* U4 ?  ^* j& E2 ]% W. ?0 J6 l
5 `1 N* ]" S) [. o



: g% g( m  r/ S/ |23、JLCC封装(J-leaded chip carrier)


4 y5 t( g- \% S" N$ s" S4 z3 H( _J形引脚芯片载体。指带窗口CLCC和带窗口的陶瓷QFJ的别称(见CLCC和QFJ)。部分半导体厂家采用的名称。

, M5 l7 W. l2 Y; n  h( {
1 e) s* ~; K5 U0 I+ V24、LCC封装(Leadless chip carrier)
7 J7 n+ o9 d- Q% N

4 z! \9 n5 s0 ~7 F4 E无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC用封装，也称为陶瓷QFN或QFN－C(见QFN)。
+ Z) g3 `4 R( s6 u; o: X1 m


6 l0 E, D! k' N: ~2 L

7 t9 c) z3 A: {, O- [% G+ `& {8 I25、LGA封装(land grid array)
% M, q- q7 \& @5 K" p
: K2 s2 d* i9 `# L
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227触点(1.27mm中心距)和447触点(2.54mm中心距)的陶瓷LGA，应用于高速逻辑LSI电路。

9 e' t! X# V: r8 y- {  i7 f# M
LGA与QFP相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计今后对其需求会有所增加。
) `4 D  J# _: o/ N

- b. o9 D5 D6 c6 s8 [. ~7 _( G) U26、LOC封装(lead on chip)


6 U5 P' J8 \, P; {* B( K' |. l芯片上引线封装。LSI封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm左右宽度。

% C/ s: e7 q+ ?8 b5 Q! @/ s4 Y- s
' E$ D7 B9 g3 g7 M8 ^( w27、LQFP封装(low profile quad flat package)
+ l1 [0 d4 v- L9 A! A
% p$ I3 x. z' b- U! o6 W2 h7 {6 @3 U
$ v9 e; g! n& J' F5 g- L薄型QFP。指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP
4 M( J' c8 n4 g
, o% ?( }) v5 o8 s5 T
( Q" I) C8 }+ C" K5 X8 K/ K外形规格所用的名称。
) c! j1 d7 D+ z& i
' F1 [: I. J! Q
28、L－QUAD封装

. z  p9 ~/ V3 C/ J
) `8 [/ }3 E: x( J: m. X* X陶瓷QFP之一。封装基板用氮化铝，基导热率比氧化铝高7～8倍，具有较好的散热性。
5 j1 j3 D8 f# P0 [, T# I9 n
5 K* t* O3 k& l; {, v0 X
封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208引脚(0.5mm中心距)和160引脚(0.65mm中心距)的LSI逻辑用封装，并于1993年10月开始投入批量生产。


29、MCM封装(multi-chip module)
  Z% T" F1 ?+ e: I$ k
0 \9 y* x3 S* |  n; U! b5 d
* @; f0 T( m3 w0 D) o& Q多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。

3 {4 {& }4 k* L: Z) l. c. Z0 j  q
* `5 O, a2 S3 K) y: s& m根据基板材料可分为MCM－L，MCM－C和MCM－D三大类。MCM－L是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM－C是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC类似。两者无明显差别。布线密度高于MCM－L。MCM－D是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al作为基板的组件。布线密谋在三种组件中是最高的，但成本也高。

- R# v. n/ u. `+ H& \! \4 E) W
* H9 c" n7 P) j1 U/ g' l30、MFP封装(mini flat package)

" f% h7 p# K5 R% e" T$ P
小形扁平封装。塑料SOP或SSOP的别称(见SOP和SSOP)。部分半导体厂家采用的名称。

lrene

在pcb电路布局中封装必不可少，封装的选用也尤其的重要

qian211111

器件的封装形式各种各样，选好封装很重要