本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 非阻塞赋值顺序问题
返回列表 发新帖
查看: 147|回复: 2
打印 上一主题 下一主题

非阻塞赋值顺序问题

[复制链接]
purpose_857
  • TA的每日心情
    开心
    2022-1-29 15:04

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2022-2-18 09:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    / w' p1 r' m/ _' C6 ]6 F- c& l
    这个简单的程序可以实现3-8译码器的功能，但是我不理解在begin的语句块中两个非阻塞赋值的顺序究竟如何，看仿真结果那么应该还是先执行第一个Q的赋值操作，再执行Q【D】的赋值操作，但这不是跟非阻塞赋值的规则就不相符合了吗？（如果两个同步进行，那为啥输出的相应位是1而不是0呢？）
    1 w/ b# D. y8 M$ Q" {5 x; |5 h
    $ a% H! h, K5 E) f, w

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    someone
  • TA的每日心情
    开心
    2022-1-29 15:05

    • 签到天数: 2 天

    [LV.1]初来乍到
    2#
    发表于 2022-2-18 10:22 | 只看该作者
    8 x# X. m, K  \' V3 b4 u% U
    阻塞赋值是顺序执行的，而非阻塞赋值是并行执行
    7 G9 ~: l6 _: }+ X( Y2 c: Q

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    replace
  • TA的每日心情
    开心
    2022-1-21 15:21

    • 签到天数: 1 天

    [LV.1]初来乍到
    3#
    发表于 2022-2-18 10:51 | 只看该作者
    0 W& u! b2 }" ~" h3 f
    如果只是从结果论上讲解，这么写确实可以得出正确的结果，但是从理解上可能就解释不通了。可以考虑换一种写的方式
    0 t; C6 |9 _0 e  `7 j5 \- d% ^

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-6 23:05 , Processed in 0.156250 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表