|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1.上位机主动发起配置,FPGA被动接收数据进行重配置,此时的配置模式是上文提到的基于JTAG的被动配置。此操作的结果是将FPGA配置为一个Flash的读写器。( m6 S5 `/ T# @8 ^. A9 s" P+ ?# s
2 E. V$ n {# X6 c, h$ ?. ~2.配置完成后,上位机开始发送/接收Flash的数据,数据通道为JTAG。FPGA通过JTAG接收到数据之后,根据需求发起对Flash的读写操作,将需要更新的数据写入Flash,完成更新。此过程是更新Flash的过程,烧录过程中Flash只收到FPGA的控制。
V. e. w8 N$ |2 ~2 W7 N: E6 i+ W" i; V6 v: E: Y: W
3.Flash更新完毕后,在合适的时候让FPGA进行重新配置(例如重新上下电),FPGA会开始主动配置过程,从Flash中读取配置数据完成加载。
: s) @, x+ U2 B, m: V0 O
- w+ {+ k2 K6 u, N6 A! {这种烧写Flash的过程通常称为间接编程(间接烧录)。Xilinx可以在工具的Help文件中找到详细的描述。
# M" v' W' r/ E( {) d/ K |
|