找回密码
 注册
关于网站域名变更的通知
查看: 1186|回复: 1
打印 上一主题 下一主题

[仿真讨论] 关于前仿真时叠层设计的具体思路

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-8-11 11:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近一直研究这个叠层设计,不过看到的大部分参考资料都是关于已确定的叠层参考设计,还有就是阻抗的如何计算之类的。。但是具体的操作思路都没有看到。。今天请教了个师哥,有所了解,贴出来让大家分享指正下哈:- p; e4 ], j. l
1.首先根据板子里的BGA的扇出来评估需走几层板,并分配好各层板的属性;
5 e9 y- A7 t( y2.根据pin脚间距来确定钻孔大小(似乎有几个常用值)和走线大概宽度及走线所处叠层(一般走线宽度4、5、6mil,更低可走3mil),注意钻孔的安全间隔距离;
" F& E+ g3 `  [6 y' e3.将叠层设计与走线宽度,各层大概阻抗等要求与PCB厂商协商,厂商将反馈一个包括改进参数,和叠层厚度等具体信息的方案,可以互相协商;
  K5 L8 v- l" N: e4,根据厂商提供的数据利用SI软件可完成叠层的阻抗确定。完成叠层设计。
3 J; ]/ i. ^( u  g
, u# b$ W. c: M8 s1 Y/ s& m我是新手,还没具体操作过,所以如果有不对或者不完善的地方请大家指正啊。。1 X; g. `& _, A2 j* ~+ Q3 X
最近一直研究这个叠层设计,不过看到的大部分参考资料都是关于已确定的叠层参考设计,还有就是阻抗的如何计算之类的。。但是具体的操作思路都没有看到。。今天请教了个师哥,有所了解,贴出来让大家分享指正下哈:
3 E! j0 p" t* W. b! G) ~; B1.首先根据板子里的BGA的扇出来评估需走几层板,并分配好各层板的属性;% V) T- C/ q0 z% x$ L# l
2.根据pin脚间距来确定钻孔大小(似乎有几个常用值)和走线大概宽度及走线所处叠层(一般走线宽度4、5、6mil,更低可走3mil),注意钻孔的安全间隔距离;
( l/ W# _" ^. x% u& ~; ?8 p' Q3.将叠层设计与走线宽度,各层大概阻抗等要求与PCB厂商协商,厂商将反馈一个包括改进参数,和叠层厚度等具体信息的方案,可以互相协商;
; c. z. D) f, x& s& m4,根据厂商提供的数据利用SI软件可完成叠层的阻抗确定。完成叠层设计。- S7 y3 m4 r! z( T( z
! ?& I3 D9 l7 a1 B$ g
我是新手,还没具体操作过,所以如果有不对或者不完善的地方请大家指正啊。。- y- r; b  l' Z- k/ K

未命名.jpg (140.38 KB, 下载次数: 1)

未命名.jpg

评分

参与人数 1贡献 +7 收起 理由
icy88 + 7 谢谢分享!

查看全部评分

该用户从未签到

2#
发表于 2011-8-11 12:58 | 只看该作者
路过。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 16:35 , Processed in 0.140625 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表