找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: vmax
打印 上一主题 下一主题

请教:俩过孔都快重叠了DRC不报错是啥原因?

[复制链接]

该用户从未签到

16#
 楼主| 发表于 2021-12-14 09:47 | 只看该作者
本帖最后由 vmax 于 2021-12-14 09:50 编辑 6 m; z0 N3 m4 r: ~! l! d, Z8 p$ [
centem2015 发表于 2021-12-14 08:38
$ L( _2 X. e8 r4 }! B/ L同属性的距离设置小了
) h" A, |/ l5 N: H( Q7 d; J6 e* t
我量过了,两个重叠过孔中心间距7.5mil,设定的规则是至少10mil8 E& _- T; J& x- Y4 g$ ~" F* k% _
- w6 o: y" q% w: B, V, }% B
" r% b1 t* G! M3 Q/ h/ E; C/ q( p

& S+ k6 S4 t( E0 A

Snap11.jpg (44.77 KB, 下载次数: 2)

Snap11.jpg
  • TA的每日心情
    无聊
    2022-9-28 15:48
  • 签到天数: 69 天

    [LV.6]常住居民II

    17#
    发表于 2021-12-14 09:58 | 只看该作者
    update一下,在线drc打开,db一下,实在不行,你把板子发上来,大家给你研究研究。

    “来自电巢APP”

    点评

    我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览,Allegro是一开始放置了很多重叠的过孔,最后再根据DRC删除的,放置后,大部分重叠的都自动删除了,然而还  详情 回复 发表于 2021-12-14 17:20

    该用户从未签到

    18#
     楼主| 发表于 2021-12-14 17:20 | 只看该作者
    lou1232003 发表于 2021-12-14 09:58
    4 e. b, i3 F! r. V0 }. I0 S2 Eupdate一下,在线drc打开,db一下,实在不行,你把板子发上来,大家给你研究研究。

    0 P, ]" n" D4 A- X+ y2 K6 L/ B8 p我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览,Allegro是一开始放置了很多重叠的过孔,最后再根据DRC删除的,放置后,大部分重叠的都自动删除了,然而还会有些没被删除。也就是说这是DRC自己检查不到的,因此也就无法DRC报错。7 g, U: _; [/ z+ h. m" t, q. m
    & |+ G+ z! K% ^1 n4 @  J- f& T2 s1 U& j
    样板已经发到1楼了,您可以看一下。  Y6 \& D  l% p, f: U( P

    该用户从未签到

    19#
    发表于 2021-12-14 17:45 | 只看该作者
    vmax 发表于 2021-12-13 23:31
    ( i9 L. e7 x/ O3 _7 A8 t- j图看不到,您指的什么选项里的

    # L4 u$ O. J) c4 A9 F) M; K: d) n1、CM里面的Physical这个改成VIAS_PINS_ONLY
    , u+ S% R+ k  O& z6 P. J* T! P2、CM里面的Physical这个开关(pad-pad direct connetct)打开
    / f1 p: K2 Y; M
    7 ~) ^2 ]2 @7 a) D, @/ n# \6 j8 u$ z5 k# H) u; d9 e
    0 Y8 V) }! [% V( g' v
    ) @" _& j6 ]. p7 S' A% L# W6 [" S

    点评

    可以了!厉害  详情 回复 发表于 2021-12-14 20:50
  • TA的每日心情
    无聊
    2022-9-28 15:48
  • 签到天数: 69 天

    [LV.6]常住居民II

    20#
    发表于 2021-12-14 17:47 | 只看该作者
    vmax 发表于 2021-12-14 17:20:46
    & j9 z3 ~2 q! m: |- z3 h* H2 V[quote]lou1232003 发表于 2021-12-14 09:589 Z: ~* g* R: I  B/ s
    update一下,在线drc打开,db一下,实在不行,你把板子发上来,大家给你研究研究。

    7 r0 R6 k. e" k) x2 Q我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览,Allegro是一开始放置了很多重叠的过孔,最后再根据DRC删除的,放置后,大部分重叠的都自动删除了,然而还会有些没被删除。也就是说这是DRC自己检查不到的,因此也就无法DRC报错。
    5 i) b" Z/ ^  c
    6 L% s3 Z8 W8 U  n样板已经发到1楼了,您可以看一下。- }' h; e9 T; K7 a
    [/quote]9 @& f5 c1 }5 u! {
    * r5 @6 l) j/ w, A: x, r  o

    / E" j1 r6 A( H3 u2 ^: c

    332089202112141748151639475270579.jpg (1.68 MB, 下载次数: 2)

    332089202112141748151639475270579.jpg

    332089202112141748401639475305388.jpg (1.75 MB, 下载次数: 3)

    332089202112141748401639475305388.jpg

    “来自电巢APP”

  • TA的每日心情
    无聊
    2022-9-28 15:48
  • 签到天数: 69 天

    [LV.6]常住居民II

    21#
    发表于 2021-12-14 17:48 | 只看该作者
    vmax 发表于 2021-12-14 17:20:46$ s6 P; H1 d6 U/ |  o0 j* f8 K) \
    [quote]lou1232003 发表于 2021-12-14 09:58% f. P+ p" |0 M" ]3 s1 I& k
    update一下,在线drc打开,db一下,实在不行,你把板子发上来,大家给你研究研究。
    4 j0 r( h5 G" e5 p0 b" n
    我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览,Allegro是一开始放置了很多重叠的过孔,最后再根据DRC删除的,放置后,大部分重叠的都自动删除了,然而还会有些没被删除。也就是说这是DRC自己检查不到的,因此也就无法DRC报错。
    3 v# L; g( ^) K8 f# s$ {6 w# M4 X1 }
    样板已经发到1楼了,您可以看一下。
    . j4 M  [% b" {[/quote]
    ( z1 K; l# i. v5 y3 u: F2 W5 I" e0 y+ R  J) |; u( D; `% `. F
    有drc呀# }% |3 l) J- q" D

    “来自电巢APP”

    点评

    像你图片中那种边缘紧挨的过孔,我这也可以报DRC,但是像我文件中那种钻孔部分重叠的VIA不能报DRC。我的文件自己就带着几个重叠过孔,你可以看看能否让它显示DRC。后面是我的设置options(place->via arrays->bounda  详情 回复 发表于 2021-12-14 20:37

    该用户从未签到

    22#
    发表于 2021-12-14 17:52 | 只看该作者
    你没有把规则里面的开关打开

    该用户从未签到

    23#
     楼主| 发表于 2021-12-14 20:37 | 只看该作者
    lou1232003 发表于 2021-12-14 17:481 b* Z8 J7 S4 D, X
    我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预 ...

    ( B; A0 Q( Y* D9 V. G像你图片中那种边缘紧挨的过孔,我这也可以报DRC,但是像我文件中那种钻孔部分重叠的VIA不能报DRC。我的文件自己就带着几个重叠过孔,你可以看看能否让它显示DRC。后面是我的设置options(place->via arrays->boundary)( p3 |! @! R* A0 ?  ], s' [. A( n
    ; }# z7 R& g# J; C

    " H  M$ X6 h' U6 @3 b# }  A% o7 g   k( i! i( E7 H/ e1 ^. y

    该用户从未签到

    24#
     楼主| 发表于 2021-12-14 20:50 | 只看该作者
    本帖最后由 vmax 于 2021-12-14 20:51 编辑 2 r5 @4 m( H9 n( r- {' t
    zouliecai 发表于 2021-12-14 17:45
    % d. N8 T3 L) p: t& y1、CM里面的Physical这个改成VIAS_PINS_ONLY0 z/ W6 Y" z( q! b8 [
    2、CM里面的Physical这个开关(pad-pad direct connetct) ...
    * w7 Z( i4 z4 L5 l$ b- ~2 j
    可以了!厉害1 R$ G: \, E; F( {
    0 l) A9 X/ \7 N) j
  • TA的每日心情
    无聊
    2022-9-28 15:48
  • 签到天数: 69 天

    [LV.6]常住居民II

    25#
    发表于 2021-12-15 15:54 | 只看该作者
    这种设置只是打开了pad-pad的连接方式的规则,不满足这个规则就会报错,并不是因为via到via的间距的问题导致的drc,所以它报的错是vg不是vv。我打开你的板子里面的这几个孔也没有drc,不管update 还是db都不会出现drc,但是我不修改任何选项,只是把via移动个0.0001mil就会报vv drc。感觉像是软件问题。

    “来自电巢APP”

    点评

    是的,因为放置过孔时,预览的话可以看到有很多这种半重叠的过孔,打开DRC选项放置过孔后,DRC会自动将这些重叠过孔去掉,剩下的显然就是DRC认为没问题的,所以这是DRC本身的问题,也就是软件本身的bug。  详情 回复 发表于 2021-12-16 10:09

    该用户从未签到

    26#
     楼主| 发表于 2021-12-16 10:09 | 只看该作者
    lou1232003 发表于 2021-12-15 15:54
    + I/ V8 ~& ?. F: l1 p这种设置只是打开了pad-pad的连接方式的规则,不满足这个规则就会报错,并不是因为via到via的间距的问题导 ...
    " D: w* q0 w& e7 z
    是的,因为放置过孔时,预览的话可以看到有很多这种半重叠的过孔,打开DRC选项放置过孔后,DRC会自动将这些重叠过孔去掉,剩下的显然就是DRC认为没问题的,所以这是DRC本身的问题,也就是软件本身的bug。$ P8 B: O$ I" z9 B* k
  • TA的每日心情
    无聊
    2023-7-4 15:34
  • 签到天数: 22 天

    [LV.4]偶尔看看III

    27#
    发表于 2021-12-21 14:26 | 只看该作者
    是设置了同属性不报错吧
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-14 20:17 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表