找回密码
 注册
关于网站域名变更的通知
查看: 1775|回复: 6
打印 上一主题 下一主题

[仿真讨论] 请教:什么情况下应避免使用大面积铺地?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-7-26 11:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题

该用户从未签到

2#
发表于 2011-7-26 21:48 | 只看该作者
回复 crhappy 的帖子& W  ]8 H1 e7 |3 Z) h! U) G

) d$ i0 h7 a% m5 \4 \Good Question+ H3 `) V( s2 ]3 U, [# G, O8 L
我遇到的情况有8 Y' c6 e4 h/ v6 h
1)如果和板子的主地无法紧密耦合,那么某些区域不宜大面积铺铜,比如可能形成天线的区域,比如ESD可能注入的区域5 g$ f3 I% a; h0 J
2)大面积铺铜会影响SI/PI在百兆Hz区域的PI性能,处理不善,反而会引起问题,4 K# J$ d( |9 H5 g6 ?  b& c
总而言之一句话,不能紧密耦合的地方,不如不铺铜。除非隔离度要求极高,而且EMC处理得当的时候。1 D& Y  |, }3 e5 b7 O

该用户从未签到

3#
 楼主| 发表于 2011-7-27 09:27 | 只看该作者
能否说得具体点,不太懂
5 i' c. N" w  p) r1 L我目前就能理解两点:: q5 b, y2 u: S! K7 x9 V
(1)会引起相邻信号层的阻抗,因为可能引起参考层的变化;
- P8 |/ I! W$ Y5 `( `3 f(2)如果与对称层的覆铜率相差太大的话,容易造成板子变形。
& k( R; [( ~# @8 d/ C其它的从SI\PI\EMC上,不是很了解,希望大家可以说得具体详细点。

该用户从未签到

4#
发表于 2011-7-27 15:18 | 只看该作者
对于2楼的讲的第1点可以理解,但对于第2点电源完整性这块的影响就不太了解了,能否详细指点下??谢谢

该用户从未签到

5#
发表于 2011-10-18 13:22 | 只看该作者
我的问题如4楼所问

该用户从未签到

6#
发表于 2011-10-21 17:58 | 只看该作者
如果铺地会产生对现有传输线特性阻抗产生影响的话,就不要铺,例如在板上的区域是天线安装区要考虑好可不可以铺地。

该用户从未签到

7#
发表于 2011-11-23 21:24 | 只看该作者
安规要求的区域,IO出户的端口的模拟信号区域,会影响相邻层信号阻抗的区域。至于辐射的问题,很难把握的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 16:30 , Processed in 0.109375 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表