|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在电路设计中，经常会遇到一些 IC 的引脚并未在应用中使用到的情况，那么，该如何处置呢？首先，当然是阅读此 IC 的产品手册，查看里面的相关介绍。其次，即便没有从中得到明确的处置信息，也不能等闲置之，我们仍需了解其功能、存在（或应该存在）的电位、可能（或必须）流进 / 流出的电流、对静电或 RF 影响的灵敏度，以及是否需要其他种类的容性或阻性负载，再决定处置办法，从而保证整个系统的安全可靠。# F: h3 Y* x: K/ p% l6 E4 F9 T
) }! G5 ?! u2 L' Z% h- d
: d3 S* @2 Z# U$ h$ C单片机未使用引脚的合理处理0 ^1 j E9 I$ |$ K7 N6 n; o
通常我们并不会把所有的单片机的引脚都用完，有时候我们也在同一个产品上分高低配，因此如何对待一些不使用的引脚就成了一个问题。首先我们看一下单片机引脚的结构。
* h+ }( h% H: F/ ?$ |9 L ^1 l" v: d( `5 b" H
3 {+ R& v$ x- N* q! Q
W+ A- ]4 L" M2 w
" o. \/ b X; `3 W w8 A" J& |# d我们可以发现，一般单片机的 IO 口都是可以配置的。
" h/ H2 n7 X& C: ^6 P3 T* C' n
) S4 n2 O& f( |( jCMOS 器件引脚由 N 沟道和 P 沟道场效应管，通常在一个时刻，只有一个管子是开通的，但是，有一个非常短的时间转换期，这两种管子都会部分导通，在一个管子关闭而另一个开启的时候。一个没有端接的输入口可能振荡或在一个中间电平上浮动，导致所有场效应管设备都将在一个微导通的状态，导致了管子的损耗，增加了噪声，并要消耗额外的电源电流。
A: _6 M+ [1 w$ e5 s$ T. b6 U; _! |" B8 D j3 V
(Input Only)输入专用管脚$ A/ ]5 P/ I. a0 m; I) z2 W n) Y% W
# i$ N' F& V a- I1. 使用上拉或下拉电阻，将每个未使用的引脚拉到 VSS 或 VDD，这是推荐的使用方法
$ G% A; k* y* w
G z) d' s) p0 i5 G* `2. 捆绑在一起，并用单个电阻上拉 / 下拉到 VDD 或地，节省元件数量和成本，但是这减少了减少的灵活性。
9 _1 h7 M5 G! \& u
3 c5 H, O; g' m, x3 x2 ?9 N2 B2 G& J0 u3 e6 ~7 |% f; Z
(Input/Output)输入 / 输出引脚! i& ]# ?7 L. h( x; {
* ~' X5 ?' _+ V8 Y t1. 每个引脚的下拉一个电阻到地(VSS)。7 h) b: j0 s. |9 K2 \ Q1 I
( b# K# Z3 A) L
2. 几个引脚连下拉同一个电阻到地(VSS)。
4 H& b1 N+ u d9 J& E7 t1 d8 D0 k+ |+ k* ~0 [ X! o' I9 z; D
3. 不连接的针脚，软件程序配置 IO 口为输出口，并将它们设置为输出低。0 Z O$ h4 M* ~/ S
& `; X$ F" r' r/ `# A, w+ Y4. 连接一个电阻到 Vss，软件程序配置 IO 口为输出低。
/ a" b# S' Y) F8 D
8 Y8 O: G( ~4 r3 M. N& x+ \3 F5. 直接连接到地，软件程序把端口配置成高阻抗输入口，设置寄存器为输出低状态。
4 [" p. p* t( w8 C; s5 R1 V: Y1 c1 H1 R: G8 D% i
注意这将引发双发失误导致的问题(引脚从输入到输出的变化，输出从低到高状态变化)。
: [' s! }: u+ I2 o$ s8 g# n7 l
# b* n" S+ K# x7 J6 F( A2 \1 B B# T) R/ R6 q6 A; u
) Q2 K# G3 M/ [% S' ^/ Y: w! V
. U4 }$ ?& @% y3 @风险在于：
4 B) o0 `" F1 Y' ^ W3 N/ t% s; S/ O7 w9 E, X3 a6 C
0 a+ I& f+ E; a0 j# H! _3 X* k* @: w- k! P; h, D$ q3 q
3 o! g. y _0 w% O( A. E, T最后，我觉得还是每个电阻接到地比较安全。 J2 r3 d7 w1 n
3 L9 o9 s! ]2 [; M% L( S% N* }
模拟 IC 未使用引脚注意事项
$ f! j; l2 n. ? E- `模拟 IC 上的未使用引脚可能会通过静电放电（ESD）而大大提高器件过早失效的风险。尽管不用的输出端可以不用连接，而且一般也如此，但无论这个引脚是模拟的还是数字的，通常最好连接到一个电源。在单电源系统中，通常连接的是负电源，即“地”，在双电源系统中则是中间电源轨，但也有一些重要的例外情况。务必阅读浅显易懂的数据手册，按照其中的建议行事。然而，如果其中没有涉及到这一内容，接地通常是极佳做法。' U+ m7 F; `! ]. C2 g) w
% K( A3 ^# l, o1 c6 H8 i2 Y. |9 G* |未使用的放大器输入端是一个重要的例外情况。将放大器未使用的输入端接地可能会增加功耗。因此，这种情况下的极佳做法，常常也是唯一安全的做法，是将放大器接成缓冲器，将该输入端连接到两个电源轨之间的某一电位。
1 t7 e/ g" K# O/ Y0 p0 E) i
# L O8 X5 a) b8 C$ h7 q8 T% ACMOS 开关和多路复用器是对称器件，其信号输入端和输出端是可以互换的，因此所有未使用的引脚都应被视为输入，而不是输出。所以，这些引脚都应接地。7 y1 Y. R9 w) x7 c( Z6 S
Q0 R, q+ e. J+ a
内部上拉或下拉电阻将输入端上拉至正电源或下拉至地。如果未使用的输入端具有这样的一个电阻，则不需要进行连接。然而，如果连接该引脚，则应将它与其电阻一样连接到同一电源，因为任何其它连接都会导致电流流入电阻，带来功耗（该功耗可能相当小，但只要可能就应避免任何浪费）。2 R H9 a8 ]$ W' l, j+ Z
/ `4 s0 F1 W; `
特别要注意未使用的逻辑输入，因为在不使用时，某些逻辑输入必须连接到逻辑 1。此外，某些逻辑输入具有三种状态，而不是两种，开路条件也被定义为一种逻辑状态，这种输入可能需要保持不连接。
$ M% E0 j5 ~) p; o5 x) R8 y
" J( u! T9 _8 c总而言之，必须将未使用 IC 引脚的连接作为模拟电路设计过程的重要部分加以考虑，不可轻视。# u1 s I, _) \4 m3 I6 M8 I
% i/ j0 y/ y( E S$ P# Z/ TFPGA 未使用引脚的配置
2 R; M: t0 C, O在使用 FPGA 过程中，未使用引脚的配置是很重要的。一般未用管脚设置成三态输入或弱上拉输入。3 Q& z, a" Z8 p" h$ d( y3 M& R
2 y0 `4 S* C0 d
以 altera FPGA 为例，一般是将没使用的管脚设置为三态输入比较安全。利用 Quartus II 将未使用管脚设置为三态输入
! n* Q. ?, e k- d% F+ Y+ S
. V" r* v- j9 g( X5 d6 K7 K% O- S$ n1 J' J
. b. a1 ]. V) `& h- N) V/ z2 |9 V$ z. q& F! E$ v
选择 Assignments→Settings→Devices and Pin Options，打开一个选项卡，选项卡中选择 Unused Pins 就可以对未定义的管脚配置了 As input tri-stated。9 |/ Y# m% t6 L( g( w1 ^/ D# W
|
|
/1 
发表于 2021-11-13 13:37
收藏
淘帖
支持！
反对！