什么是小间距QFN封装PCB设计串扰抑制？

jspij1

一、引言

随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。

那么，什么是小间距QFN封装PCB设计串扰抑制呢？

二、问题分析
8 |- y4 L. h  m* X. s0 N4 F在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图1是一个0.5 pitch QFN封装的尺寸标注图。
9 R& i1 Y* w- n
4 `* _1 D' m0 X: o' s) m) |: R图1、0.5 pitch QFN封装尺寸标注图
图2是一个使用0.5mm  pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计：
8 f+ z' y/ Z+ [0 w" n# A
2 y/ y; d0 o$ e2 N* ~' o4 T) X图2、QFN封装PCB设计TOP层走线
- J+ L; Z& ?+ H) I6 U差分线走线线宽/线距为：8/10,  走线距离参考层7mil，板材为FR4.
3 T% F0 \/ s, E  f4 D: m+ `0 o1 C1 F图3、PCB差分走线间距与叠层
0 N6 j# B) m3 O5 W% C从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分 对间的串扰增大。
图4是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中D1~D6是差分端口。
& D, X- ^2 R0 `5 H
) \4 n- w& \( ?3 J6 a3 I. M" P图4、差分模式端口定义及串扰仿真结果
! ?& D# I( {& X0 k! R. s* ]4 E0 Q从仿真结果可以看出，即使在并行走线较短的情况下，差分端口D1对D2的近端串扰在5GHz超过了-40dB，在10GHz达到了-32dB，远端串扰在15GHz达到了-40dB。对于10Gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40dB以下。

三、优化方案分析
对于PCB设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。
" D' `9 K! h; @0 c' B, z图5是针对上述设计使用紧耦合差分线进行串扰优化的一个实例：
( h9 x, j% `5 J( p0 W
图5、紧耦合差分布线图
  Z6 ^0 L9 }" r$ ]$ `图6是上述设计的差分模式的近端串扰和远端串扰的仿真结果：
: Z* E5 D3 |( t) O$ u) Y
% f4 M+ ^. }! z% U5 ~1 X+ b. E图6、紧耦合差分端口定义及串扰仿真结果
; z, \. \3 ]* t: R. a5 x从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小4.8~6.95dB。远端串扰在5G~20G的频率范围内减小约1.7~5.9dB。

nuiga

由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出

kiygb

对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度