|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
有人说过，世界上只有两种电子工程师：经历过电磁干扰的和没有经历过电磁干扰的。伴随着PCB信号频率的提升，电磁兼容设计是我们电子工程师不得不考虑的问题。面对一个设计，当进行一个产品和设计的EMC分析时，有以下5个重要属性需考虑：
2 w& D9 r+ B4 J. N( g# Y( B9 p8 N
019 V5 k4 _' E. }% Y# Y0 ~- ?9 W
关键器件尺寸：产生辐射的发射器件的物理尺寸。射频（RF）电流将会产生电磁场，该电磁场会通过机壳泄漏而脱离机壳。PCB上的走线长度作为传输路径对射频电流具有直接的影响。
1 x( ^ X0 B5 O+ W* Q. g' x! T C2 ]. E4 A# Z! t. p8 n# A
02
/ M4 q0 z; z V+ \. O8 b阻抗匹配：源和接收器的阻抗，以及两者之间的传输阻抗。" R% L6 ^7 h) I6 {4 v
: A Z7 @8 ]3 r6 @03- H$ N2 Y. s, y/ m
干扰信号的时间特性：这个问题是连续（周期信号）事件，还是仅仅存在于特定操作周期（例如单次事件可能是某次按键操作或者上电干扰，周期性的磁盘驱动操作或网络突发传输）。
" b6 H2 W8 \* N$ ~- s; z0 |3 x7 P5 z9 c V+ w9 A- Y0 l0 x2 O$ d
048 h% q& H7 w8 m" A' S
干扰信号的强度：源能量级别有多强，并且它产生有害干扰的潜力有多大。1 E3 ]! z `* }- n% e
3 {( W0 f% A5 {- k$ @. G05
, p$ R0 C" K$ m, Z! ]" G& ]7 H L" X0 S干扰信号的频率特性：使用频谱仪进行波形观察，观察问题出现在频谱的哪个位置，便于找到问题的所在。
* O1 Q: o1 A+ C6 R' h# e$ q. T7 Y; A
另外，一些低频电路的设计习惯需要注意。例如我惯用的单点接地对于低频应用是非常适合的，但是和公司大牛聊天，发现不适合于射频信号场合，因为射频信号场合存在更多的EMI问题。相信有些工程师会将单点接地应用到所有产品设计中，而没有认识到使用这种接地方法可能会产生更多或更复杂的电磁兼容问题。
/ P* j ]- t8 F8 f/ j, s: R- W4 T N! W6 W& a) V
我们还应该注意电路组件内的电流流向。由电路知识我们知道，电流从电压高的地方流向低的地方，并且电流总是通过一条或更多条路径在一个闭环电路中流动，因此有个很重要的规律：设计一个最小回路。针对那些测量到干扰电流的方向，通过修改PCB走线，使其不影响负载或敏感电路。那些要求从电源到负载的高阻抗路径的应用，必须考虑返回电流可以流过的所有可能的路径。 s0 \9 }! Q1 B. U I( u) ~
0 z8 B; ^' k/ T我们还需要注意PCB走线。导线或走线的阻抗包含电阻R和感抗，在高频时有阻抗，没有容抗。当走线频率高于100kHz以上时，导线或走线变成了电感。在音频以上工作的导线或走线可能成为射频天线。在EMC的规范中，不容许导线或走线在某一特定频率的λ/20以下工作（天线的设计长度等于某一特定频率的λ/4或λ/2）。如果不小心设计成那样，那么走线就变成了一根高效能的天线，这让后期的调试变得更加棘手。 {- f9 P- L8 w- M
; v" D h" N- C; Y; H最后说说PCB的布局问题：( g# B M8 W% c2 V k2 [& U
第一：要考虑PCB的尺寸大小。PCB的尺寸过大时，随着走线的增长使系统抗干扰能力下降，成本增加，而尺寸过小容易引起散热和互扰的问题。
$ P) {1 r- q2 N) T# {$ B& c$ p% m3 f; V/ l
第二：再确定特殊元件（如时钟元件）的位置（时钟走线最好周围不铺地和不走在关键信号线的上下，避免干扰）。2 F2 [+ J$ l' A; H' E, \3 O8 C
/ a+ O1 @! \1 X7 t \' w Z
第三：依据电路功能，对PCB整体进行布局。在元器件布局上，相关的元器件尽量靠近，这样可以获得较好的抗干扰效果。- d8 ?; C% G. @
: c" a+ q3 b5 b* [- C$ P |
|
/1 
发表于 2021-10-22 13:35
收藏
淘帖
支持！
反对！