DSP入门之时钟分析及其配置

hunterccc

在这里，以ti公司的TMS320F28335为例讲解，TMS320F28335是TI公司推出的一款浮点型DSP，其主频可达150MHz。在这里，主要对该芯片的时钟进行分析并讲述时钟的配置过程。在讲述中，XCLKIN为外部时钟输入引脚，OSC为外部晶体振荡器，OSCCLK为时钟源，PLLCLK为锁相环时钟，CLKIN为CPU输入时钟，SYSCLK为系统时钟（CPU输出时钟），HSPCLK为告诉高速外设时钟，LSPCLK为低速外设时钟。 ' h* r/ S- i& y3 n , |) y  d: l2 n( v# @先看一下整个时钟框图： - l4 P& ~0 o6 H& I9 s5 P7 p 2 l7 r$ J% E1 _) U! h' e: ?在图一中，可以看到XCLKIN和OSC通过寄存器PLLSTS的OSCOFF位来控制选择时钟源OSCCLK=XCLKIN还是OSCCLK=OSC，接着由寄存器PLLSTS的PLLOFF位控制OSCCLK是否经过锁相环进行倍频，接着由寄存器PLLCR的DIV位来控制倍频系数，接着由寄存器PLLSTS的DIVSEL位控制CLKIN=OSCCLK是CLKIN=PLLCLK(VCOCLK)。 在图二中，可以看出CPU将输入的时钟CLKIN进行输出得到系统时钟SYSCLK，这个系统时钟就是CPU运行一个指令所需要的时钟，接着就是将SYSCLK进行分频依次得到高速外部时钟HSPCLK和低速外部时钟LSPCLK。 + G/ W0 {9 B: s3 c' f 以上就是该芯片的时钟讲解，接下来就是时钟的配置。 时钟配置有一个流程，器件先要检测是否有丢失时钟，如果没有丢失时钟，则检查PLLSTS的DIVSEL位是否为0，如果是0，就可以关闭主时钟入口进行时钟配置，先设定PLL倍频值，然后检测PLL倍频后的时钟相位是否锁定，如果锁定，则开启主时钟入口，此时，系统时钟也就配置好了，如果需要进行分频，此时用户才可以修改寄存器PLLSTS的DIVSEL位得到需要的时钟频率。 7 v) |8 K; l1 b7 ]( D & o3 K! l7 Q! m# |- p1 @) T以上为系统时钟的配置，配置完系统时钟后，就可以配置外设时钟了。高速外设时钟由高速外设时钟预分频寄存器HISPCP的0~2位配置即可。低速外设时钟由低速外设时钟预分频寄存器LOSPCP的0~2位配置即可。 以上就是讲述了TMS320F28335这款芯片的时钟及其配置过程！个人能力有限，如有错误，恳请各位留言，我及时更正！ 7 p5 P, S: U7 T" s+ ^

2 F. ?. a" c3 Y, Q
7 q6 B! T2 a- }% e" m" ?8 D
' e5 q8 U6 G5 F: Y3 H6 P

RNGxiaohu

CPU将输入的时钟CLKIN进行输出得到系统时钟SYSCLK，这个系统时钟就是CPU运行一个指令所需要的时钟

nuiga

时钟配置有一个流程，器件先要检测是否有丢失时钟