|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
随着物联网时代来临,全球终端电子产品渐渐走向多功能整合及低功耗设计,因而使得可将多颗裸晶整合在单一封装中的SIP技术日益受到关注。除了既有的封测大厂积极扩大SIP制造产能外,晶圆代工业者与IC基板厂也竞相投入此一技术,以满足市场需求。
+ o. s, T3 E% B( x# ~) k# h, t4 w# _! g: u$ q
早前,苹果发布了最新的apple watch手表,里面用到SIP封装芯片,从尺寸和性能上为新手表增色不少。而芯片发展从一味追求功耗下降及性能提升(摩尔定律),转向更加务实的满足市场的需求(超越摩尔定律)。& y4 N- ?' _8 i: C6 t( z
3 i2 P- a$ J3 d6 y8 g9 ?2 Z/ b5 v2 [' X- F5 T' F3 \+ @; y
根据国际半导体路线组织(ITRS)的定义:SIP为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。
* t4 c( z; [8 }& ?# {
' V% W; c1 c1 q" w" FSIP定义
1 W9 D* P6 E K. V- r1 O" c
6 I* n/ L0 W! L3 W- i) \3 ^从架构上来讲, SIP 是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。
/ p( {" S0 |4 F# r" Y2 w# d8 T; K/ q) `5 t9 @: S0 N; F/ B
SOC定义( F7 r! D6 A6 G _3 X
& Y0 f3 [4 `( s1 o& z6 g6 B将原本不同功能的 IC,整合在一颗芯片中。藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。SOC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。
9 C. E& V, R6 X
2 }9 v6 v) s) s) g( v2 R( G' MSOC与SIP之比较6 \* x" I: A9 q' x' h* Y
, H9 C2 k* x8 p/ A自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片SOC(System on Chip)与系统化封装SIP(System in a Package)。/ T6 {9 C2 K# C# E1 j
$ a5 Q( U R4 t+ [9 l+ P. ~
SOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。1 u8 K% G+ Q/ b
) R( c5 w+ ~& USOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。 o8 ?3 K# |8 w# b4 R
: {; |0 R; A4 D- {$ Y, z
SIP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。+ L0 _" \/ G; e
3 k- n3 B0 v- `% r* a) C
构成SIP技术的要素是封装载体与组装工艺,前者包括PCB、LTCC、Silicon Submount(其本身也可以是一块IC),后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。+ Q4 |( T9 ?# \# D
% N- |9 c' Y' M- k9 y9 V" o- n
8 v+ i6 ^+ u' G( d5 }' K8 P! X- c& m7 b) o* n+ {
SIP封装- t# x8 g& X) @7 w4 P- f
9 v B* w7 ~+ d$ ^! @9 _: V从集成度而言,一般情况下,SOC只集成AP之类的逻辑系统,而SiP集成了AP+mobile DDR,某种程度上说SIP=SOC+DDR,随着将来集成度越来越高,emmc也很有可能会集成到SIP中。
' I4 i; S- t! U9 [% S8 e% C" S* {
从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,SOC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SOC生产成本越来越高,频频遭遇技术障碍,造成SoC的发展面临瓶颈,进而使SIP的发展越来越被业界重视。
& N- B0 v4 r- E8 a- Q& Q% P
0 C" N' M8 U9 w6 ]/ g* E# J3 [SIP的封装形态, H4 Q+ s B4 @" l, G
S# M5 D* e6 }- ?5 y% p! rSIP封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装,采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding),也可使用覆晶接合(Flip Chip),也可二者混用。3 ~2 G4 S4 }- l) h& `
L1 a0 v" \% g3 f5 s ~另外,除了2D与3D的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使SIP的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。
5 ]5 P7 f, Z9 v: j
- ^4 r7 Z5 j3 o/ _5 E2 H" o几种SIP封装方案7 u- X9 g( D6 G5 h
2 `( s% m. u% x/ oSIP的技术难点
& S8 C5 |9 d+ Q% ]+ s- \+ T; J9 |3 T7 d: I
SIP的主流封装形式是BGA,但这并不是说具备传统先进封装技术就掌握了SIP技术。
2 Z5 R1 y5 c& l. e. t( m, H- z9 H- I _, l$ d u
对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。
0 F3 a) e4 K- H( G) j( Q/ G) m* |( U x
此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。
: b' E' y* B; _* j9 ^& \3 j9 k) X5 |$ F% B
SOC与SIP技术趋势2 V2 Z" G+ i* P
7 y- L; k' [: A# t2 M, P- `+ |
从集成度而言,一般情况下, SOC 只集成 AP 之类的逻辑系统,而 SIP 集成了AP+mobileDDR,某种程度上说 SIP=SOC+DDR,随着将来集成度越来越高, emmc也很有可能会集成到 SIP 中。从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下, SOC 曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来 SOC生产成本越来越高,频频遭遇技术障碍,造成 SOC 的发展面临瓶颈,进而使 SIP 的发展越来越被业界重视。 |
|