|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
随着物联网时代来临,全球终端电子产品渐渐走向多功能整合及低功耗设计,因而使得可将多颗裸晶整合在单一封装中的SIP技术日益受到关注。除了既有的封测大厂积极扩大SIP制造产能外,晶圆代工业者与IC基板厂也竞相投入此一技术,以满足市场需求。3 Z6 H4 C2 P' F/ W( h% S
- o# m: e I; S2 H/ x早前,苹果发布了最新的apple watch手表,里面用到SIP封装芯片,从尺寸和性能上为新手表增色不少。而芯片发展从一味追求功耗下降及性能提升(摩尔定律),转向更加务实的满足市场的需求(超越摩尔定律)。
# p8 m/ D+ M# F, M4 Z* i' r# U) }. M8 t$ t5 |0 H5 B+ c' ^
7 s+ S8 Y o; A/ Q O: c" Z- {根据国际半导体路线组织(ITRS)的定义:SIP为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。
% r6 C: i7 @5 Y0 h! D& G( r
. m4 @* m1 Y6 ^$ C/ Y9 s& s/ mSIP定义
. U9 Z% y. f/ D3 ~& J
% F/ V8 h! A2 O5 o) G E5 g4 D从架构上来讲, SIP 是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。7 }+ `4 F: D& _/ M, x
; `9 [; P- j' v% C( RSOC定义
# F4 m: s8 G2 f4 E. N8 w& Z Z$ f( [2 Y0 j# B: E2 V4 A0 y. _$ L
将原本不同功能的 IC,整合在一颗芯片中。藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间的距离,提升芯片的计算速度。SOC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。
) F' [9 _) M+ J- g% C/ Y0 o, M0 m* ^; N
% Y {& e0 R" U! JSOC与SIP之比较
; G* r) D& ^/ Z& C* i0 f
8 n6 l; `2 n' Z) M/ |; d5 U6 }; v, C自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片SOC(System on Chip)与系统化封装SIP(System in a Package)。
% M+ f3 ^, W' e
8 u6 O* j7 J! eSOC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。: c+ X5 \4 F0 {, _9 g" m ~! L u
6 K8 s8 P7 y* {; V! S) a, ^- [' vSOC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。" Y, \6 o) [' q0 d+ w( @" L+ C; E! h
' V+ ^ V* [) B3 l r& s
SIP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。5 N1 ~/ p8 ^" `4 ^9 F: p) t& o
: I& h( G' V0 O构成SIP技术的要素是封装载体与组装工艺,前者包括PCB、LTCC、Silicon Submount(其本身也可以是一块IC),后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。
+ u7 S; t+ q$ S/ s7 x9 H& m" M. ^& d4 M) A
8 k; H. L; z$ N$ F6 Y: ~
/ ?' t/ ?# I, _7 N6 b: s9 u% z; H2 k
SIP封装
5 m6 Z1 J1 _* U) J. K4 b* ^0 w
% x' P& u, Y) R5 W8 t8 K从集成度而言,一般情况下,SOC只集成AP之类的逻辑系统,而SiP集成了AP+mobile DDR,某种程度上说SIP=SOC+DDR,随着将来集成度越来越高,emmc也很有可能会集成到SIP中。$ _* j( x3 g+ @( A0 [1 D5 a- O/ S
" |; M8 U8 `- c3 y8 r从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,SOC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SOC生产成本越来越高,频频遭遇技术障碍,造成SoC的发展面临瓶颈,进而使SIP的发展越来越被业界重视。5 X, U8 V1 i* j z5 v5 s+ ?
" x: v8 ]. f& ~+ ~& E+ V6 @7 E, R
SIP的封装形态) D. z9 D$ b# @. J+ R! C h
4 s! f" ?6 |/ C {7 a) w3 V$ n
SIP封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装,采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding),也可使用覆晶接合(Flip Chip),也可二者混用。- D: |' ^ i, I( K% {8 q; p
3 G+ [9 T* D4 V! F+ O6 R* _$ P
另外,除了2D与3D的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使SIP的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。
! q5 d# X. _7 s: Q* A+ k9 K3 X' A2 v/ R) _8 I$ a9 w
几种SIP封装方案
5 L W3 I9 Q$ A8 q1 v* I6 p7 V7 e
SIP的技术难点3 Y( s% T7 ]* t" b
8 v. k: U4 ^& l" M5 ]
SIP的主流封装形式是BGA,但这并不是说具备传统先进封装技术就掌握了SIP技术。
, x! x; e- R: H- g) _ q8 u- \: h, g! ^
对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。- T/ x/ l H! U
4 [# B' ?/ t) K% l- T5 C
此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。
' _, }9 A* e5 u" B) r4 ?9 f3 E0 Q6 Z5 [# |% ]6 \! [
SOC与SIP技术趋势0 Y w: p7 c2 o
, f! c) }% ?( E4 q) f) F
从集成度而言,一般情况下, SOC 只集成 AP 之类的逻辑系统,而 SIP 集成了AP+mobileDDR,某种程度上说 SIP=SOC+DDR,随着将来集成度越来越高, emmc也很有可能会集成到 SIP 中。从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下, SOC 曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来 SOC生产成本越来越高,频频遭遇技术障碍,造成 SOC 的发展面临瓶颈,进而使 SIP 的发展越来越被业界重视。 |
|