在FPGA里面什么是后仿真呢？

oponi

请教各位：在FPGA里面什么是后仿真呢？在Quartus II 里面如何进行呢？

oewqe

quartus里面自带两种仿真functional和timing（还有一个简化版的timing）
) ^; P$ \+ I; f' B- t" N7 t# Y8 ~分别是功能仿真和时序仿真，其实如果验证正确，没有必要进行后仿真了。
) h$ T7 P1 ?5 H在EDA开发的流程中，按理说应该进行后仿真back-annoted，但实际上这一步已经逐步淡化了。
. ^- O' q/ S5 h; s9 S2 V6 T* B/ O
( A. W+ V; K8 n你得用modelsim去进行后仿真了

) n/ D. T) Q! L1 W9 U

芦根苏木

你可先写好程序，做好仿真，选一个资源较多cpld的编译之后看占用多少逻辑资源，然后根据占用资源的大小去选型
0 h: B% S) S1 A; P/ d+ W