|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
ADC单元寄存器分为如下：
' C3 C6 n( [, V5 g; }1 }ADC控制寄存器1ADCTRL1；% p! W9 i- l- i$ A8 X2 Z
ADC控制寄存器2ADCTRL2；+ J) {* V S- G. g8 w8 u
ADC控制寄存器3ADCTRL3;9 v; g3 u, x4 Y* m# w- [
最大通道数ADCMAXCONV;
2 S/ M5 H$ o. _2 p& aADC输入通道选择排序控制寄存器ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3、ADCCHSELSEQ4；$ ~, M2 |6 `" F1 b9 b' y) s! I6 P
ADC自动排序状态寄存器ADCASEQSR；6 W9 m& w& ?5 I6 s
ADC结果寄存器ADCRESULT0~ADCRESULT15。 b+ f+ ~1 L7 D7 K; b
一、ADCCTRL1
; I, n; U; D9 z( G; U+ w/ U; ~SEQ_CASC:排序器模式；=0为双排序器方式，=1为级联排序器方式。
% w! T6 J8 T$ g1 q3 sCONT_RUN:运行方式；=0为启动/停止模式，=1为连续运行模式。' X( [3 s5 u! a" c8 X3 Q
SEQ_OVER:排序器运行方式（连续运行）；=0完成MAXCONV1个通道转换后，排序器指针复位到初始状态，=1结果寄存器ADCRESULT15更新完成后，排序器指针复位到初始状态。
' t* ]" F/ Q0 ]& J2 hCPS: 转换时间预定标器，对外设时钟HSPCLK分频。=0不分频，=1为2分频。4 [2 c' A( B) r6 V, N8 u
ACQ_PS:采样时间选择位，延长SOC脉冲宽度，增加采样时间，SOC脉冲宽度为ACQ_PS+1个ADCCLK周期数
: y$ S1 e0 w4 B' o8 H. URESET：ADC软件复位；=0无效，=1复位整个ADC模块
2 f' q/ [& S4 Q! }0 F二、ADCTRL26 A( T/ e0 D# e8 ]6 A) h
RST_SEQ1:复位SEQ1；=0时无效，=1时复位排序器SEQ1为CONV00;6 i2 I/ R: j0 `- m6 K
RST_SEQ2:复位SEQ2;=0时无效，=1时复位SEQ2为预触发状态，即CONV08;' _1 e v6 `' `& E8 e' T( H
EPWM_SOCA_SEQ1：SEQ1的EPWM的SOCA屏蔽位；=1时，允许 EPWM SOCA触发信号启动SEQ1;; x& O" |# z; T$ V
EPWM_SOCB_SEQ2:SEQ2的EPWM的SOCB屏蔽位；=1时，允许EPWM SOCB触发信号启动SEQ2;7 B. W! f) J: s! e* w4 g$ W/ c
INT_ENA_SEQ1:SEQ1中断使能，=1时允许SEQ1向CPU发出中断申请；& T9 l' |, _$ H0 y& f2 N$ B# U; j
INT_ENA_SEQ2:SEQ2中断使能，=1时允许SEQ2向CPU发出中断申请。
! R! O4 {, ^8 b' l6 w7 z0 |4 XEXT_SOC_SEQ1:SEQ1的外部信号启动位；=1时允许外部引脚ADCSOC启动SEQ1；% R) i! s5 N3 X' }$ I! c
EPWM_SOCB_SEQ：允许EPWM SOCB触发信号启动SEQ
& z* }' q' I3 r3 Z0 u) K三、ADCTRL3( ?' Z! e L: [1 v- j# C
SMODE_SEL:采样模式选择；=0时顺序采样，=1时同步采样。
* V7 o1 z' q( m2 t) R7 l+ LADCCLKPS:ADC内核时钟分频器，将F28x的高速外设时钟HSPCLK进行2ADCCLKPS的分频，分频后的时钟FCLK再经过CPS位的不分频或二分频得到ADC的内核时钟ADCCLK.+ \/ l1 f% K$ N$ ~
FCLK=HSPCLK/2ADCCLKPS;5 j% [; p1 _4 r! f* {
ADCCLK=FCLK/CPS+1;& a! p2 |4 p* K* u% R L7 Y
四、ADCMAXCONV# i% z* }7 M1 o6 X( L+ k
自动转换过程中最多转换的通道数：
1 A8 R# b8 _. o/ d4 ?( I+ u2 I' S对于SEQ1,使用MAX_CONV1
q5 q" H1 `* F. P$ W2 t. C# Q对于SEQ2，使用MAX_CONV2: O9 \$ A4 K, i3 i, g! R
对于级联排序器SEQ,使用MAX_CONV1;
f9 @: @/ [. s$ p每次转换都是从初状态开始转换，依次连续的转换直至结束，并将转换的结果按顺序装到结果寄存器中，每个转换序列可以转换的通道数位1~MAX_CONVn+1.2 ]" c/ Z7 k- A
五、ADCAEQSR
7 c u8 v' O( f. o, Z9 m6 s; CSEQ_CNTR: 排序器计数器状态位，显示SEQ1、SEQ2和级联排序器SEQ中正在转换的通道数。转换开始时，自动装在MAX_CONVn的值，每次自动序列转换完成后，SEQ_CNTR的值减1* d' e0 x; J% N& r X$ g- c% _
六、ADCCHSELSEQn8 b: z$ n9 h% t# Q2 J
ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3和ADCCHSELSEQ4。ADC模块有4个排序控制寄存器，每个排序控制寄存器有16位，ADCCHSELSEQ1的低四位为CONV00，依次为CONV01、CONV02和CONV03，ADCCHSELSEQ2的16位分为CONV04\CONV05\CONV06\CONV07,ADCCHSELSEQ3的16位分为CONV08\CONV09\CONV10\CONV11,ADCCHSELLSEQ4的16位分为CONV12\CONV13\CONV14\CONV15，
3 j4 m; V+ S5 j每4位CONVxx可以为一次自动排序转换选定一个输入通道，其中最高位决定采用哪个采样保持缓冲器，低三位决定具体的输入信号。在同步采样中，CONVxx的最高位不起作用，S/H-A和S/H-B同时采样低三位确定的输入信号。# g( ~, N+ B% U
七、 ADCRESULTn
" N# N; R$ e6 R* N, m; YADC采样模块为12位，结果寄存器为16位，必有4位是保留位。3 ` ?: y7 f- d- g% C' X1 L
若结果寄存器映射在外设帧2中，则有2个等待状态，并采用左对齐；
5 ?% Z3 g! M5 j( Q5 h% S! E映射在外设帧0中，不需等待，采用的是右对齐
& G% o. H$ H9 e6 `$ D; O2 l1 B2 F" H3 F' |& M ?5 A
, }; c2 i9 p$ W
6 z7 _9 p" l, {; u: k/ M3 V4 d
|
|
/1 
发表于 2021-9-22 09:40
收藏
淘帖
支持！
反对！