DSP的单元寄存器

showmaker

ADC单元寄存器分为如下：
" U6 R% c4 ?4 O! K" CADC控制寄存器1ADCTRL1；
ADC控制寄存器2ADCTRL2；
+ M% o' W3 j* d) H5 B! ^ADC控制寄存器3ADCTRL3;
最大通道数ADCMAXCONV;
$ _. \5 W1 s6 u4 A) M, vADC输入通道选择排序控制寄存器ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3、ADCCHSELSEQ4；
4 S- A) {2 I: P( ?5 ~! Y7 OADC自动排序状态寄存器ADCASEQSR；
ADC结果寄存器ADCRESULT0~ADCRESULT15。
一、ADCCTRL1
0 U' }' U9 _: ISEQ_CASC:排序器模式；=0为双排序器方式，=1为级联排序器方式。
CONT_RUN:运行方式；=0为启动/停止模式，=1为连续运行模式。
SEQ_OVER:排序器运行方式（连续运行）；=0完成MAXCONV1个通道转换后，排序器指针复位到初始状态，=1结果寄存器ADCRESULT15更新完成后，排序器指针复位到初始状态。
+ t, x# r2 a9 {; m% ?CPS: 转换时间预定标器，对外设时钟HSPCLK分频。=0不分频，=1为2分频。
ACQ_PS:采样时间选择位，延长SOC脉冲宽度，增加采样时间，SOC脉冲宽度为ACQ_PS+1个ADCCLK周期数
RESET：ADC软件复位；=0无效，=1复位整个ADC模块
二、ADCTRL2
: M% s( R2 S( T5 H. @RST_SEQ1:复位SEQ1；=0时无效，=1时复位排序器SEQ1为CONV00;
6 C* `  |  ?; ]) xRST_SEQ2:复位SEQ2;=0时无效，=1时复位SEQ2为预触发状态，即CONV08;
EPWM_SOCA_SEQ1：SEQ1的EPWM的SOCA屏蔽位；=1时，允许 EPWM SOCA触发信号启动SEQ1;
EPWM_SOCB_SEQ2:SEQ2的EPWM的SOCB屏蔽位；=1时，允许EPWM SOCB触发信号启动SEQ2;
INT_ENA_SEQ1:SEQ1中断使能，=1时允许SEQ1向CPU发出中断申请；
INT_ENA_SEQ2:SEQ2中断使能，=1时允许SEQ2向CPU发出中断申请。
+ e" ~. ?+ y& z/ L9 YEXT_SOC_SEQ1:SEQ1的外部信号启动位；=1时允许外部引脚ADCSOC启动SEQ1；
EPWM_SOCB_SEQ：允许EPWM SOCB触发信号启动SEQ
# A. O, E" h5 B6 e三、ADCTRL3
SMODE_SEL:采样模式选择；=0时顺序采样，=1时同步采样。
ADCCLKPS:ADC内核时钟分频器，将F28x的高速外设时钟HSPCLK进行2ADCCLKPS的分频，分频后的时钟FCLK再经过CPS位的不分频或二分频得到ADC的内核时钟ADCCLK.
5 i( `/ s& p3 S7 ?0 A* {FCLK=HSPCLK/2ADCCLKPS;
6 Q! W/ o9 J' K3 {6 tADCCLK=FCLK/CPS+1;
4 e  q3 A0 _2 Y3 u四、ADCMAXCONV
# h7 G+ K6 W2 z1 q8 U  D/ ~自动转换过程中最多转换的通道数：
. s3 i+ r- n7 N( C$ s对于SEQ1,使用MAX_CONV1
6 ?0 w' z; g  ^) ~- P对于SEQ2，使用MAX_CONV2
4 G9 \& w  V) N: u对于级联排序器SEQ,使用MAX_CONV1;
每次转换都是从初状态开始转换，依次连续的转换直至结束，并将转换的结果按顺序装到结果寄存器中，每个转换序列可以转换的通道数位1~MAX_CONVn+1.
五、ADCAEQSR
# h! v7 V( h' E0 L4 A( \SEQ_CNTR: 排序器计数器状态位，显示SEQ1、SEQ2和级联排序器SEQ中正在转换的通道数。转换开始时，自动装在MAX_CONVn的值，每次自动序列转换完成后，SEQ_CNTR的值减1
六、ADCCHSELSEQn
ADCCHSELSEQ1、ADCCHSELSEQ2、ADCCHSELSEQ3和ADCCHSELSEQ4。ADC模块有4个排序控制寄存器，每个排序控制寄存器有16位，ADCCHSELSEQ1的低四位为CONV00，依次为CONV01、CONV02和CONV03，ADCCHSELSEQ2的16位分为CONV04\CONV05\CONV06\CONV07,ADCCHSELSEQ3的16位分为CONV08\CONV09\CONV10\CONV11,ADCCHSELLSEQ4的16位分为CONV12\CONV13\CONV14\CONV15，
# f% J9 I: Q4 I1 c每4位CONVxx可以为一次自动排序转换选定一个输入通道，其中最高位决定采用哪个采样保持缓冲器，低三位决定具体的输入信号。在同步采样中，CONVxx的最高位不起作用，S/H-A和S/H-B同时采样低三位确定的输入信号。
七、 ADCRESULTn
3 |6 Q! z4 i6 X) N. XADC采样模块为12位，结果寄存器为16位，必有4位是保留位。
/ P$ g  l: ~8 ~, p3 k9 X2 w若结果寄存器映射在外设帧2中，则有2个等待状态，并采用左对齐；
' T2 f: K; l+ ^9 v映射在外设帧0中，不需等待，采用的是右对齐

2 t8 v0 h6 t5 R7 r

unix155

在同步采样中，CONVxx的最高位不起作用，S/H-A和S/H-B同时采样低三位确定的输入信号

kiygb

每次转换都是从初状态开始转换，依次连续的转换直至结束的

hunterccc

ADCMAXCONV是自动转换过程中最多转换的通道数