关于多层板50欧姆及100欧姆阻抗结构设计！

zhoumohao · 发表于 2012-7-4 11:14

问一下有没有6层板，3层信号的设计呢？S-G-S-P-G-S
板厚是1.6mm的

liuyian2011 · 发表于 2012-7-4 18:07

zhoumohao 发表于 2012-7-4 11:14
! @- _ \+ [' ?; L1 ~' [问一下有没有6层板，3层信号的设计呢？S-G-S-P-G-S% A* a& O! ?( a' ~+ I. u; t% R U; d
板厚是1.6mm的

此3层信号的阻抗设计可等同于4层信号的阻抗模型结构，S-G-S-S-G-S.

icebluexiong · 发表于 2012-7-4 21:21

谢谢分享

ghfghyb · 发表于 2012-7-4 22:06

楼主，我看了部份叠层，好像忽略了相邻层面的阻抗参考问题，可能会对部份高速信号（我们公司有5-10G信号），产生一定的影响。如下图：你们是怎么解决这个邻层相互参考的影响的？？
而且还有一个疑问，4、5两个层面分别参考6、7，是不是可以理解为如果4层走线了，5层就需要留空？？？
提一下自己的疑问，，问的不对的地方，请批评！！

zhoumohao · 发表于 2012-7-5 09:26

liuyian2011 发表于 2012-7-4 18:07 : B0 r0 ^0 S& X
此3层信号的阻抗设计可等同于4层信号的阻抗模型结构，S-G-S-S-G-S.

你好，4层信号设计时L3、L4的参考层是L2、L5；而3层信号设计时L3的参考层应该是L2、L4，其阻抗计算应该不同吧？

jpyang · 发表于 2012-7-5 10:31

才看到这么好的帖子！

liuyian2011 · 发表于 2012-7-5 13:41

ghfghyb 发表于 2012-7-4 22:06 $ U& x) N, [# _4 T! h* Z
楼主，我看了部份叠层，好像忽略了相邻层面的阻抗参考问题，可能会对部份高速信号（我们公司有5-10G信号）， ...

你好！L4,5层的阻抗线不是参考L6,7层，而是参考L3,6层. L4,5层相邻层固然会产生互相影响，但相对来说非常小，可以忽略.例如

4层的阻抗线参考L3,6层控制阻抗，起主要作用的是L3,4层之间的介质厚度.
另外频率对阻抗也会产生影响，但也非常小，可以忽略的。且频率越大，其阻抗变化越趋于稳定！

liuyian2011 · 发表于 2012-7-5 13:47

zhoumohao 发表于 2012-7-5 09:26
# d; ?! X; v7 {! _2 D- E8 a6 Z; r你好，4层信号设计时L3、L4的参考层是L2、L5；而3层信号设计时L3的参考层应该是L2、L4，其阻抗计算应该不 ...

是有所不同，但是大家用Polar si9000软件计算一下，会发现两者相差非常小，通常相差不到1欧姆。这是因为L3层的阻抗值主要取决于L2和L3层间的介质厚度的原因.

ghfghyb · 发表于 2012-7-5 14:31

楼主，我请教了我们的EMC工程师，他的建议是，叠层间距需要调整！
如下图：相邻之间的层是会就近参考，也就是说在图中：
L1的参考层是L2，L3的参考层是L2
L4的参考层是L5，和你文件中的说法完成是不一样的！！
如图中，L4层信号，参考L3/L5和参考L3/L6他们的区别有10欧，这个量还是很大的~

cxt668 · 发表于 2012-7-5 14:35

实际计算的结果很不理想！

liuyian2011 · 发表于 2012-7-5 15:04

ghfghyb 发表于 2012-7-5 14:31 " h( U2 P1 [# ?3 ~' j( [
楼主，我请教了我们的EMC工程师，他的建议是，叠层间距需要调整！
& K' F( l* l7 S, B5 H0 y) Z' T! S如下图：相邻之间的层是会就近参考，也就 ...

此8层板要求板厚仅1.0MM,各层间的厚度分配很有限，不能太大呢！

ghfghyb · 发表于 2012-7-5 15:09

我知道，板厚小，但是一般情况下会考虑信号的安全，可以增加板厚的！
只是有这些疑问，想确认一下！！每个人说法不一样，最终都不清楚哪个是正确的！！
有说不对的地方请包含！！

liuyian2011 · 发表于 2012-7-5 15:23

ghfghyb 发表于 2012-7-5 15:09 ) `# u5 U5 E3 o
我知道，板厚小，但是一般情况下会考虑信号的安全，可以增加板厚的！) ]# A8 H8 k. R
只是有这些疑问，想确认一下！！每个 ...

所以大家在设计时应注意：1.尽量减少两邻近信号层平行走线. 2,尽量增大两邻近信号层间的介质厚度. 均是为了减少两邻近信号层之间的互相串扰.

kdc252626658 · 发表于 2012-7-12 15:01

zlq0416 发表于 2011-8-15 15:05 1 ^8 [) b7 D9 U) L1 o
回复 liuyian2011 的帖子
- X+ {, w# A8 d; G
. K6 ?" E# Q3 R, |大家注意6层板中第3种结构采用的是常规6层板,此种结构优点在于按正常6层板收取工 ...

楼主之前的帖子已经回答了，不知道第几次，你再找找看。

kdc252626658 · 发表于 2012-7-12 15:08

zhouhua_8 发表于 2011-12-23 22:05 " i$ ?. h: n) K4 V
两层板子也我用si90000做个100欧姆控制，那个时候使用的是PCIE-X1的控制走线

我算出来的结果很下人，线宽10mil,间距4mil,线宽是间距的2.5倍，我不知道这样的走线在信号跑100M的时候会怎样？没仿真也没测试。实际应用在10M一下，没出问题。

帐号		自动登录	找回密码
密码			注册

关于多层板50欧姆及100欧姆阻抗结构设计！

点评

浏览过的版块

推荐内容 /1