SPI 协议驱动设计

three

SPI是串行外设接口(Serial Peripheral InteRFace)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。

SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，中间靠三线或者四线连接（三线时为单向传输或者数据线双向传输）。所有基于SPI的设备共有的，它们是MISO、MOSI、SCLK、CS。
& `4 F* e5 j) f8 F
MISO– Master Input Slave Output,主设备数据输入，从设备数据输出。

MOSI– Master Output Slave Input,主设备数据输出，从设备数据输入。
9 `6 m3 @1 `5 p  C9 h7 t
SCLK – Serial Clock,时钟信号，由主设备产生。
9 l' \' ]  ^# J
9 b$ P# K' q' |CS – Chip Select,从设备使能信号，由主设备控制。
- G6 q* [, Q9 b4 X) O9 g3 W

% R1 f( O) ?- l* i( X" n% C
) f, V; x, o; e
0 d$ h& r, w5 p
6 r! \2 f: J7 Q+ [% `2 H" Dcs是从芯片是否被主芯片选中的控制信号，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，主芯片对此从芯片的操作才有效。这就使在同一条总线上连接多个spi设备成为可能。

* ^) H" N1 x* H( c
  @' V% O: A* t4 Y8 s: _
1 ?" \8 K+ [1 ?  s9 B; E' e* {* T
' \% z& B/ S0 _* y4 a9 D
/ _- M6 h! ?6 k8 }) U通讯是通过数据交换完成的，由sclk提供时钟脉冲，mosi、miso则基于此脉冲完成数据传输。数据输出通过 mosi线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。因此，至少需要N次时钟信号的改变(上沿和下沿为一次)，才能完成N位数据的传输。

spi通信有四种不同的模式，不同的从设备可能在出厂时就已经配置为某种模式。通信的双方必须是工作在同一模式下，所以我们可以对主设备的spi模式进行配置，通过CPOL（时钟极性）和CPHA（时钟相位）来控制我们主设备的通信模式。

mode0：CPOL=0，CPHA=0；
2 N& T; v; S% C3 B
mode1：CPOL=0，CPHA=1；

; `# z- F6 Y6 h- d6 n8 xmode2：CPOL=1，CPHA=0；

9 D/ Z/ a& ~. pmode3：CPOL=1，CPHA=1；
  z$ f4 O, C0 `! u
" E$ i/ @3 R/ p( G# N时钟极性CPOL是用来配置SCLK在空闲时，应该处于的状态；时钟相位CPHA用来配置在第几个边沿进行采样。

& p) f' P8 Z; S" d+ oCPOL=0，表示在空闲状态时，时钟SCLK为低电平。
- M. y3 t1 V; \; D( m
: i% ?  G: d7 I9 U+ [CPOL=1，表示在空闲状态时，时钟SCLK为高电平。
! }. `0 }8 D+ F0 k2 |
CPHA=0，表示数据采样是在第1个边沿。
' [$ F1 {. ?) U7 P# Q( z# D
CPHA=1，表示数据采样是在第2个边沿。

# y  i* G" Y5 l/ r: [$ Q即：
7 S2 m& z  b4 a$ y
CPOL=0，CPHA=0：此时空闲态时，SCLK处于低电平，数据采样是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿。
2 U- I7 k, L8 a1 m" a+ [
CPOL=0，CPHA=1：此时空闲态时，SCLK处于低电平，数据发送是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿。
, T; M' [8 j/ s# V. Z
CPOL=1，CPHA=0：此时空闲态时，SCLK处于高电平，数据采集是在第1个边沿，也就是SCLK由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿。
% w0 i  \2 W$ ?& L6 k% |. W0 X8 m
CPOL=1，CPHA=1：此时空闲态时，SCLK处于高电平，数据发送是在第1个边沿，也就是SCLK由高电平到低电平的跳变，所以数据采集是在上升沿，数据发送是在下降沿。

8 H+ y% C2 n3 E% T

  t  g: _: T& ?' `; Z
( y- _2 N& ]$ P/ \. f
- W. y; y8 u% E- S# }
0 }8 g- _1 {. ~7 b+ D2 _

Cyberbot7

SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议

land

通讯是通过数据交换完成的，由sclk提供时钟脉冲，mosi、miso则基于此脉冲完成数据传输

mqerew

cs是从芯片是否被主芯片选中的控制信号，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，主芯片对此从芯片的操作才有效。这就使在同一条总线上连接多个spi设备成为可能
. ^- R& S5 b5 v

rergr

时钟极性CPOL是用来配置SCLK在空闲时，应该处于的状态；时钟相位CPHA用来配置在第几个边沿进行采样