|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Xilinx 7系列FPGA收发器向导自动执行创建HDL封装器的任务，以配置Artix-7、Kintex™-7 和 Virtex®-7 FPGA 中的高速串行收发器。菜单驱动的界面允许用户配置一个或多个 更多收发器使用适用于流行行业标准的预定义模板，或通过使用自定义模板来支持各种自定义协议。 该向导生成一个包装器、一个示例设计和一个测试平台，用于快速集成和验证串行接口与您的自定义功能。向导生成一个包装器，为自定义应用程序实例化一个或多个正确配置的收发器2 A* R2 [/ I* R( }
2 Q- a3 _* |# j. S' u& ~7 J5 @
6 c3 c5 b7 G; J+ e- ?& I, N- 极光 64B/66B：12.5 Gb/s( S0 E/ L* E9 p/ c' w( F6 u- g2 k
- 极光 8B/10B：6.6 Gb/s+ y* G% B4 n9 T/ }2 V
- PCI Express® Gen1：2.5 Gb/s
% h* f4 N( o- n4 o- PCI Express Gen2：5 Gb/s: ^% n3 v; P. B; }8 x
- 显示端口：1.620、2.7、5.4 Gb/s3 U# W$ c/ X& r1 G
- 10GBASE-R：10.3125 Gb/s
5 l0 o: d- e+ G# @; {7 X0 A- 因特拉肯：4.25、5.0、6.25 Gb/s" d8 f4 N* S, D, e4 y# M1 _
- 开放基站架构计划 (OBSAI)：3.072 Gb/s2 W: q7 ~ z K2 j# k; A& b+ ]1 d( V
- OBSAI：6.144 Gb/s# s' S, ]5 B) \3 g7 v
- 10 Gb 连接单元 (XAUI)：3.125 Gb/s
# p' N" \4 t( Y* N- 10 Gb 精简连接单元 (RXAUI)：6.25 Gb/s
! L4 L! ] ?1 N) |* p4 n- 串行 RapidIO Gen1：1.25、2.5、3.125 Gb/s
7 p3 {/ _9 C% @5 ~" g, p \- 串行 RapidIO Gen2：5.0、6.25 Gb/s, D# ^. h0 B) ~0 D- J
- JESD204：3.0、6.0 Gb/s
8 k, e' B+ s: H) O" f/ f- \# E- 100 Gb 连接单元接口 (CAUI)：10.3125 Gb/s9 Q \, b% o; K" Y( {7 a
- 10GBASE-KR：10.3125 Gb/s5 Q$ j' A5 h0 Z% k' u9 f" q( r
- 通用电气接口 (CEI) 6G-SR：4.976–6.375 Gb/s) o! K/ O3 g1 m8 O! n
- 40 Gb 连接单元接口 (XLAUI)：10.3125 Gb/s
: j& R2 Z8 C7 O' I( w; @( `- 四路串行千兆媒体独立接口 (QSGMII)：5 Gb/s
; n2 a1 [1 D5 J' h- [- 高清串行数字接口 (HD-SDI)/3 Gb/s
' N: j# Y7 P. g' A: E! |3 j1 n串行数字接口 (3G-SDI)：1.485/2.97 Gb/s* c+ Q6 B: w! Q9 ~- Z+ p, u
+ Z# r# ^. t9 w; S
更多内容请下载附件查看
: C7 T- }: X( G" Y5 F
ug769_gtwizard.pdf
(6.99 MB, 下载次数: 0)
# g M( ~" U9 b* x! D |
|
/1 
发表于 2021-9-7 10:51
收藏
淘帖
支持！
反对！