ARM9核心板叠层方案请教

xieyifu · 发表于 2011-6-27 08:33

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

小弟最近接到一个项目，一块ARM9，一块SDRAM,和一块Flash memory,架构的核心板。ARM9采用BGA封装，老板要求用四层板，我想用这样的叠层方式，不知道是否合理，地层-信号/电源-信号/电源-地层，中间两层走信号和电源混合。顶层和底层不走线，进行铺地处理。另外SDRAM的频率是166MHZ。不知大侠们有没有更好的建议。

xieyifu · 发表于 2011-6-27 08:34

somebady help me !

本无名 · 发表于 2011-6-27 09:35

正常叠层足以

xieyifu · 发表于 2011-6-27 10:19

BGA焊盘间距0.8mm，空间太小，正常叠层布不下

rjc · 发表于 2011-6-27 11:18

能放上你的ARM9资料看看吗谢谢~~

willyeing · 发表于 2011-6-27 11:30

可行的

xieyifu · 发表于 2011-6-27 12:05

rjc 发表于 2011-6-27 11:18
( O" p5 S0 r, V5 L# L+ I能放上你的ARM9资料看看吗谢谢~~

ARM9芯片资料

AT91SAM9260.pdf (570.14 KB, 下载次数: 92)

ORZ · 发表于 2011-6-27 14:26

- -我觉得。。还是 TOP-GND-VCC-BOT 或者TOP-VCC-GND -BOT比较好。。。像你那样的做法。。。地平面已经支离破碎了。。。

ljdx · 发表于 2011-6-27 14:36

xieyifu 发表于 2011-6-27 10:19
9 @$ T. r. D2 Q# `8 e* WBGA焊盘间距0.8mm，空间太小，正常叠层布不下

我觉得你的叠层更费空间

xieyifu · 发表于 2011-6-27 14:51

ORZ 发表于 2011-6-27 14:26
& t: A3 j" ]) y- -我觉得。。还是 TOP-GND-VCC-BOT 或者TOP-VCC-GND -BOT比较好。。。像你那样的做法。。。地平面已经支离 ...

这种叠层方式，我是在一本书上看到。书上说这种叠层比传统的四层板叠层（也就是你说的那两种叠层方式）的EMI的抑制更好。就算我用传统的叠层方式，因为要打很多过孔，还有两个比较长的排针。弄出来的地也是不连续的。之前有人画过一版，现在要修改，所以我想用这种叠层方式。

xieyifu · 发表于 2011-6-27 14:52

ljdx 发表于 2011-6-27 14:36 $ G3 F4 H: t7 K( K0 ~% @9 t+ R
我觉得你的叠层更费空间

不管怎么么样先试试再说吧。

本无名 · 发表于 2011-6-27 15:06

回复 xieyifu 的帖子

理论上是对EMI好些，但SI 呢？利弊权衡还是普通叠层吧个人建议

xieyifu · 发表于 2011-6-27 15:47

本无名发表于 2011-6-27 15:06 - D4 T' r( W; q
回复 xieyifu 的帖子
! X9 b, n' I! n. j$ d1 q" O& x8 ~% ?- u( k3 P2 N, I
理论上是对EMI好些，但SI 呢？利弊权衡还是普通叠层吧个人建议

SI关键是看走线怎么走了，把握好重要的信号线，应该是没问题的

qiangqssong · 发表于 2011-6-28 17:36

3楼说的有理，这种系统的4层板正常层叠即可，不用搞什么特殊的叠层！！！

xieyifu · 发表于 2011-6-28 20:16

四层板走线压力太大了，我决定去掉电源层，用粗导线代替，留一个完整的地层。看来大家有不太赞成这种叠层方式啊。以后有机会还是要验证一下，看看这种特殊的叠层方式，到底有什么优势。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] ARM9核心板叠层方案请教

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1