找回密码
 注册
关于网站域名变更的通知
查看: 1079|回复: 4
打印 上一主题 下一主题

FPGA的硬件架构

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-8-27 09:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Xilinx FPGA是异构计算平台(所谓异构,就是有很多不同的部分组成),包括Block RAM、DSP Slices、PCI Express支持和可编程结构。由于所有这些计算资源都可以同时使用,因此它们可以在整个平台上实现应用的并行化和流水线化。& k; q8 X- t" J3 g9 J. A

/ @7 f  t1 n% }! y  B' D8 r3 CFPGA的基本结构由以下元素组成。
1 J/ k/ l6 G* d9 z1 b8 T, w9 N% ?7 y  ]+ m
查找表(LUT)--该元件执行逻辑运算。
" ^% {/ z% H" c1 I触发器(FF)--这个寄存器元素存储LUT的结果。
# h# z0 M- E, ?布线资源--将各种元件彼此连接。% b0 Q8 T$ n1 O& O. h- _
输入/输出(I/O)引脚 - 这些物理端口将数据输入和输出FPGA。
9 \& C5 Y# q; N1 i7 p7 ?6 L/ e
& ]4 q- Q/ @( F& O! [, G  N- R这些元素的组合形成了下图所示的基本FPGA结构。虽然这种结构足以实现任何算法,但从计算吞吐量、所需资源和可实现的时钟频率来看,所产生的实现效率是有限的。
, q) b* S* d7 Q: B( C$ M; t
3 A- z9 J( T) b" j" g4 M( W0 d当代FPGA架构将基本元素与附加的计算和数据存储块结合在一起,提高了器件的计算密度和效率。这些附加的元素包括:2 Z6 y  o4 S/ n

, C. P' \( c) u* ?  |用于分布式数据存储的嵌入式存储器(Distributed RAM)
9 o& D+ i1 _7 M9 ~" L! @锁相环(PLL),用于以不同的时钟速率驱动FPGA结构。(PLL/MMCM)2 p5 n2 c( G+ K' v
高速串行收发器(Transceiver)
. e' {' r5 g- T" R7 _' L) L2 D2 X片外存储器控制器(MIG)
4 L. @* ~. \4 c' j, r2 x' o  S乘累加模块
7 x( c% j" p5 R2 s8 U4 J7 [' H$ M

该用户从未签到

2#
发表于 2021-8-27 10:46 | 只看该作者
当代FPGA架构将基本元素与附加的计算和数据存储块结合在一起,提高了器件的计算密度和效率  L! J# A# q. r: q

该用户从未签到

3#
发表于 2021-8-27 11:02 | 只看该作者
用于分布式数据存储的嵌入式存储器2 w0 `: |  j/ e7 p8 A0 f% @. t; r

该用户从未签到

4#
发表于 2021-8-27 11:15 | 只看该作者
虽然这种结构足以实现任何算法,但从计算吞吐量、所需资源和可实现的时钟频率来看,所产生的实现效率是有限的
3 L: s2 O! P' [" r  h! u4 q7 J

该用户从未签到

5#
发表于 2021-8-27 13:21 | 只看该作者
来学习了   
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 04:38 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表