PCB布线规则收藏起来

SIN2020

2 T2 h. o( s3 o5 Z) j
) |' Z% ]0 C# Z$ b) gPCB布线，即铺设通电信号的道路以连接各个器件，这就好比通过修路来连接各个城市通车。在PCB设计中，布线是完成产品设计的重要步骤，同时也是技巧最细、限定最高的步骤，甚至有些有经验的工程师也对布线颇为头疼。下面是PCB布线的一些常用规则，无论你是小白还是已入行的工程师，都应该掌握。
( [' i! M2 z* b1 p* E7 {* T
+ m$ d/ ^7 [- C# O( }
PCB布线常用规则

' v3 |% Q% K. W$ l' W# H- T6 T  p1、走线的方向控制规则
, {! e6 m3 b( D2 C1 z- W% H
输入和输出端的导线应尽量避免相邻平行。在 PCB 布线时，相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰。当 PCB 布线受到结构限制（如某些背板）难以避免出现平行布线时，特别是在信号速率较高时，应考虑用地平面隔离各布线层，用地线隔离各信号线。相邻层的走线方向示意图如下图。
/ I; ?9 ?+ G1 \% l; n
4 z9 F: Z" m- f
1 \2 H. B- _0 P' z: D+ B9 R* w
0 I9 z1 {! t4 U" F


2、走线的开环检查规则

在PCB布线时，为了避免布线产生的“天线效应”，减少不必要的干扰辐射和接收，一般不允许出现一端浮空的布线形式，否则可能带来不可预知的结果。
( a4 T9 O9 e1 g




  z) [, v5 g& C  w1 L0 W
8 A9 o9 }4 v$ y6 J/ L6 U3、走线长度控制规则
* `5 m) O3 L/ f: w
" Y+ ], R% l6 f. x; A即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。
  W  z4 l4 }( f) g, |8 j( x


, @* b0 k1 t( O8 r9 b8 n


4、阻抗匹配检查规则
1 P4 ?$ s0 x$ `1 y! ]' H
+ t- d7 K8 w( e; F同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。


, B' _& Y% O- L/ ~: k. Q) G3 I


% g) N/ `8 y* j! {- z( h. R0 y
5、倒角规则

  V' f3 C6 M5 ]) X. Z! U% `在PCB布线时,走线拐弯是不可避免的,当走线出现直角拐角时,在拐角处会产生额外的寄生电容和寄生电感｡走线拐弯的拐角应避免设计成锐角和直角形式,以免产生不必要的辐射,同时锐角和直角形式的工艺性能也不好｡要求所有线与线的夹角应大于等于135°｡在走线确实需要直角拐角的情况下,可以采取两种改进方法:一种是将90°拐角变成两个45°拐角;另一种是采用圆角｡圆角方式是最好的,45°拐角可以用到10GHz频率上｡对于45°拐角走线,拐角长度最好满足L≥3W｡
7 V5 a. O! a$ b* t$ N


. o  x$ c' Z5 O

% |8 v( x& _; @' ~# J5 R7 [
6、器件去耦规则
( a6 h6 h' K$ _1 F
A. 在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。
' [8 ~) U7 i& u' c8 Y; o1 J% R


9 f# z6 l- J7 A5 U, T


1 w8 T! A0 S' e6 h. K* i+ pB. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用。

C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。

3 I4 L% ~  `% k8 ]  ]: M

6 i) p7 C' C! D9 v' v: L

3 J7 Y; o" z# b
5 b; F8 e" K" n; q8 [6 g2 @" e7、3W规则
5 B! @: ^+ D- x: q# H/ t; y4 x% P- a
( l: g& \8 Q/ v! m为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。

2 p" {. _& H- Q8 M4 k, }  o  P% o




% J5 [0 `4 U4 C* U% u! Z8、地线回路规则
+ x0 s  K& C; X& G& r; K1 w
, `9 [: O2 `* L- ?环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。
; g$ c& X3 A) X$ g# C& `2 c



# E* O7 u+ E6 q. y+ v

9、屏蔽保护
; F7 R) d% P5 ?0 b9 I: g6 X9 l1 a( v
对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。


6 m2 B3 J% r3 c5 n* o! W


6 {; h# U+ O* d2 X
3 K; ^7 {  K/ W; I# Q  {8 C10、走线的谐振规则

主要针对高频信号设计而言， 即布线长度不得与其波长成整数倍关系， 以免产生谐振现象。
- K4 [) d7 ~  m$ }* U+ H3 `, y
# w7 L& p& z* q& b: w" n

' C+ Q3 `. W7 L  U7 y0 X5 z" s
: P9 y5 e" R) z( O1 N# V& K0 g

keep

在PCB布线时，为了避免布线产生的“天线效应”，减少不必要的干扰辐射和接收，一般不允许出现一端浮空的布线形式，否则可能带来不可预知的结果。

plug

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

love1

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。