PCB布线规则收藏起来

SIN2020

: n0 {. T# g/ ?: ZPCB布线，即铺设通电信号的道路以连接各个器件，这就好比通过修路来连接各个城市通车。在PCB设计中，布线是完成产品设计的重要步骤，同时也是技巧最细、限定最高的步骤，甚至有些有经验的工程师也对布线颇为头疼。下面是PCB布线的一些常用规则，无论你是小白还是已入行的工程师，都应该掌握。

+ e6 |8 t" f% I! h$ ~
; c, R: H2 i* V  O5 z. pPCB布线常用规则
: \. r  B, o6 J0 Y
( v. G+ y# E  \0 u2 m1、走线的方向控制规则
+ X/ x: m3 s! F& O* A, b) a% @
输入和输出端的导线应尽量避免相邻平行。在 PCB 布线时，相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰。当 PCB 布线受到结构限制（如某些背板）难以避免出现平行布线时，特别是在信号速率较高时，应考虑用地平面隔离各布线层，用地线隔离各信号线。相邻层的走线方向示意图如下图。

7 e" T4 b+ Z" \" a8 u3 E
# G6 M# Q- v- F9 q

9 O6 R3 \, R9 q. y$ H7 U

8 p# @3 r2 B8 C' W$ u2、走线的开环检查规则

在PCB布线时，为了避免布线产生的“天线效应”，减少不必要的干扰辐射和接收，一般不允许出现一端浮空的布线形式，否则可能带来不可预知的结果。

( r; V. u, h3 d/ ?9 y0 }& }( i
% H4 ?/ p4 A# [* U/ u
9 x+ T' a( [$ O/ y% `( k
5 i- ?" s3 `4 q
: s/ a% ^& x+ U  C; o2 W5 Z
3、走线长度控制规则
" z9 E" V3 `  [9 S
. D% V9 G1 A/ o1 N9 }! \即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。
5 x( u0 U' b1 l% D
) `4 S& Z2 z& @2 `6 |
1 L! i/ \0 e, i8 V$ W4 O& v
' z. n! X0 Q1 H6 C0 b+ n
; D: W# W: G; X8 C

$ K) M: h7 K, e( e. i* z4、阻抗匹配检查规则

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。


  [  b+ T" x. h" J

& l) O" Y  k$ |
, p% u4 o! o+ i' O- c7 y' r5 I
5、倒角规则
, f+ c8 o( J3 d
  M& ]0 J& \& L8 r在PCB布线时,走线拐弯是不可避免的,当走线出现直角拐角时,在拐角处会产生额外的寄生电容和寄生电感｡走线拐弯的拐角应避免设计成锐角和直角形式,以免产生不必要的辐射,同时锐角和直角形式的工艺性能也不好｡要求所有线与线的夹角应大于等于135°｡在走线确实需要直角拐角的情况下,可以采取两种改进方法:一种是将90°拐角变成两个45°拐角;另一种是采用圆角｡圆角方式是最好的,45°拐角可以用到10GHz频率上｡对于45°拐角走线,拐角长度最好满足L≥3W｡

, D! ^# J8 z9 c( t+ t


$ {1 h- g& s) N

6、器件去耦规则

6 c9 J8 q, t# v8 ^" F; s/ XA. 在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。
, e+ D9 W4 w0 w' }) F
' o2 E& o7 \; i0 z1 m

! I& Q7 K2 }( ~: D6 t

) ?* g( ?$ m# r! G
8 u& l- q3 z8 j: MB. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用。
7 y; Y. l+ G! L
4 ]/ i9 D2 e; I3 Z" q: ~- iC. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。



! x9 n4 Z5 s' v1 j1 A7 |
0 M& L& g2 M! [
  H' J( B9 C, n
5 y) H8 `! n! X7、3W规则

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。
' V' E- m9 M- B+ l
8 f9 g) |) A* k2 M- {" P3 u

. {1 M% y! A3 N+ @6 O
) n  [2 Z9 \/ E! r) G

2 K0 P0 G7 b( k3 W1 w5 H( k8、地线回路规则

. Q% X: N  h& I. k5 {" b( n环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。




! M. u4 r7 \4 v/ {8 q' f

" M$ X+ z0 p- E+ z; w$ A; o9、屏蔽保护
0 q! D0 g1 k9 b, p9 X; w" Y
. G: M! Z3 u3 i/ \6 \# D对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

6 _; K9 |8 p7 N% n9 e8 c  q
% m1 o+ Z2 \1 q/ u1 ~
9 j6 d7 a% ]9 D9 r4 q2 h6 D


( D+ L1 y9 R3 G10、走线的谐振规则

- C$ z* [1 h; L2 ]# f! ?9 c主要针对高频信号设计而言， 即布线长度不得与其波长成整数倍关系， 以免产生谐振现象。
; \& M5 ]$ A1 u: R
0 t) S5 q9 q: E" v/ z1 @- F0 d- P6 }

' h. e: H* Q5 I) ^9 [/ J: D

2 H: n  {8 d0 w: |8 k

keep

在PCB布线时，为了避免布线产生的“天线效应”，减少不必要的干扰辐射和接收，一般不允许出现一端浮空的布线形式，否则可能带来不可预知的结果。

plug

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

love1

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。