关于HDI任意阶的叠孔设计问题,请高手入座.

ken_hzk · 发表于 2011-6-9 13:58

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如10层的任意阶，激光孔为：V1-2，V2-3，V3-4，。。。。，这此孔都是重叠在一起的，在用ROUTER来进行设计时，请问如何进行。。这个问题很纠结。。不知pads能否进行叠孔设计，不知是否需要进行特殊设置。请教高手。。。。。

请不要问。。为什么这些孔要叠在一起，空间、高密度。
请不要问。。为不么不设置成V1-4的孔。。厂家在进行CAM处理时，无法识别。板厂要求在设计时按上述的叠孔设计来进行，请不要置疑板厂的说法.能做任意阶的..都是些大厂....
请不要告诉我。。关掉DRC来进行设计。。。

我估计其他厂家的任意阶...都是用cadence来画的.........不知大家有没用过PADS来进行叠孔设计......请高手支招.

3号仓库 · 发表于 2016-11-30 11:05

请问楼主，10层任意阶HDI孔的设置只能是V1-2，V2-3，V3-4，。。。。这样的吗？能不能V1-3 ,V1-4?

ken_hzk · 发表于 2011-6-9 19:04

期待高手出现.....

liujp200409 · 发表于 2011-6-9 20:36

只能说很晕

CS.Su · 发表于 2011-6-9 23:44

V1-2，V2-3，V3-4
不同网络的VIA要重叠？比如V1-2，V2-3的L2层，应该是什么网络啊，而且出线该怎么出？

但是要这些VIA都重叠，而且不同网络，感觉不行

板厂能做，就要求他提供部分Gerber的截图。

ken_hzk · 发表于 2011-6-10 10:03

CS.Su 发表于 2011-6-9 23:44 4 C- ]: P: V4 g5 Y
V1-2，V2-3，V3-48 m" ]" B' D, P. l, m5 @
不同网络的VIA要重叠？比如V1-2，V2-3的L2层，应该是什么网络啊，而且出线该怎么出？: y, v: _$ z+ O( U& ]
* W, @$ r- _( d/ Y
...

当然是同一网络.....用电镀铜填孔的工艺.....

ken_hzk · 发表于 2011-6-10 20:00

如图所示的叠孔.......
论坛里的朋友是否有用PADS设计过....

jimmy · 发表于 2011-6-11 13:02

https://www.eda365.com/thread-46620-1-1.html

但是你的叠孔是不合理的．国外不知道，国内没有一家板厂能够生产出这样的板：Ｖ１－２，Ｖ２－３，Ｖ３－４，Ｖ４－５，．．．

请三思．

feihan · 发表于 2011-6-11 13:41

但是你的叠孔是不合理的．国外不知道，国内没有一家板厂能够生产出这样的板：Ｖ１－２，Ｖ２－３，Ｖ３－４，Ｖ４－５，．．．????????

为什么做不出来？这可以做出来的，看样子你对PCB工艺还不太了解，这可以用填孔电镀来做，我以前就做过，不过良率不这么高。

陈丽 · 发表于 2011-6-11 15:19

V1-2 V2-3 V3-4 V4-5 这种叠加的孔，
如果是同网络的，后续CAM人员处理时，直接将该类型的孔改为V1-5的孔处理。
若不同网络的，还真没见过哪个板厂有做过。呵呵

anbylou · 发表于 2011-6-11 15:42

samsung 可以做到

ken_hzk · 发表于 2011-6-11 17:57

feihan 发表于 2011-6-11 13:41 4 n$ D, v( B2 q4 b
但是你的叠孔是不合理的．国外不知道，国内没有一家板厂能够生产出这样的板：Ｖ１－２，Ｖ２－３，Ｖ３－４ ...

这就是HDI的任意阶......用电镀铜镇孔工艺......这种工艺现在已经很成熟...........只不过是不良率在70%左右.....当然成本也很高....
现在的高端智能机....都要用到多阶...或者任意阶才能满足设计需求........最主要是...主芯片就要求..必须用多阶叠孔才能完成....
原文档是CADENCE.......

请问feihan兄.....是否有用过PADS来设计过叠孔.......
请问你是如何进行的.....谢谢.