|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hgzty 于 2011-6-9 12:48 编辑
! R1 j' t; x8 o. }2 s- Q' Q5 v0 R% A$ a
对面设备是5V TTL的输入标准 VIH:2V,有一个50欧姆的并联匹配电阻接地。信号速率在100M以下。
2 D P; q& a/ ~; t k, A
) v/ s, V! G) M8 T% |8 T 我的设备是这样的情况,cpld输出的是3.3V TTL/CMOS 电平。那就是说如果要能够正常驱动的话,起码要有40mA以上的驱动电流。也就是说我必须设计一个满足5V TTL输出电平又同时满足驱动能力的接口.# \& h4 U: [+ S
# I$ g0 `& G: b 现在的想法是,CPLD输出的3.3V电平信号首先通过电平转换为5V TTL,再通过line driver芯片进行驱动。
% A! B8 d3 r6 E3 a& I% `3 C
/ [5 l' R ]- m6 A 还有一种设计就是CPLD输出的CMOS 3.3V电平信号直接驱动 5V TTL的line driver芯片。
' z, M6 `% ~6 H# P: V1 R5 N2 ~6 g; m9 W9 L
想问一下的就是,5 s+ g9 |4 V n' k# |; T8 e" N
1.40mA的驱动电流计算是否正确?
& A. z6 H8 r$ M4 x2.如果考虑到输出阻抗的话,那在输入端不是还会有一个分压?/ y& X8 ?- {# U5 {* w* K
3.有没有直接支持3.3V电平信号转5V 信号,且5V输出这里又有比较大的驱动电流的芯片?
1 r2 f# V2 E2 [9 t, g
2 N' ~5 V# R1 s6 c9 j |
|