|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:随着MOS器件尺寸缩小,可靠性效应成为限制器件寿命的突出问题. PMOS晶体管的负偏压温度不稳定性(NBTI)是其中关键问题之一.NBTI效应与器件几何机构密切相关.本文对不同宽长比的65nm 工艺PMOSFET晶体管开展了NBTI试验研究.获得了NBTI效应引起的参数退化与器件结构的依赖关系,试验结果表明65nm PMOSFET的NBTI损伤随沟道宽度减小而增大.通过缺陷电荷分析和仿真的方法,从NBTI缺陷产生来源和位置的角度,揭示了产生该结果的原因.指出浅槽隔离(STI)区域的电场和缺陷电荷是导致该现象的主要原因.研究结果为器件可靠性设计提供了参考.
# K" s2 H7 S( r1 ]9 J0 k) O7 G# M/ n
. Z4 l) ?& P" t; v8 @7 `/ Z关键词:65nm;负偏压温度不稳定性;沟道宽度
4 X; m U: g, ~4 A& ^2 q+ {* C$ |
- d- M6 k; s8 a/ u" q 负偏压温度不稳定性(Negative Bias Temperature In-stability , NBTI)是纳米MOS器件和集成电路最主要的可靠性问题之一.器件上施加的电压应力在较长时间或者高温加速作用下,会产生陷阱电荷,使器件的阈值电压漂移,跨导降低,亚阈摆幅增加,并且退化幅度与应力时间服从指数关系.这些参数退化可能会导致模拟电路高精度晶体管对的失配,从而影响电路的性能要求;阈值的漂移影响数字逻辑的实现甚至产生逻辑错误;漏电流下降影响驱动电路的驱动能力;跨导的退化同样影响响应速度或者引起时序问题." R% J0 |3 A& R6 T4 K: T
m2 E6 e! ?2 I7 ^: l. ^
3 w8 n. h! t; @4 _& d3 }% E* W6 g/ K% D( j1 |# U
- C: c( I( m( _+ ?" h+ @$ s" N" f% i, N! `, W x5 Z
& m) e9 V9 k* i j' w- U
! {4 ~ Y1 U1 k( w. x1 j% N- U# k) e
5 c3 S& w; ?+ v" z! l- t/ W3 ?* @, E |
|
/1 
发表于 2021-7-22 09:16
收藏
淘帖
支持！
反对！