|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:随着MOS器件尺寸缩小,可靠性效应成为限制器件寿命的突出问题. PMOS晶体管的负偏压温度不稳定性(NBTI)是其中关键问题之一.NBTI效应与器件几何机构密切相关.本文对不同宽长比的65nm 工艺PMOSFET晶体管开展了NBTI试验研究.获得了NBTI效应引起的参数退化与器件结构的依赖关系,试验结果表明65nm PMOSFET的NBTI损伤随沟道宽度减小而增大.通过缺陷电荷分析和仿真的方法,从NBTI缺陷产生来源和位置的角度,揭示了产生该结果的原因.指出浅槽隔离(STI)区域的电场和缺陷电荷是导致该现象的主要原因.研究结果为器件可靠性设计提供了参考.1 w" k! g1 T ]8 J6 P' w* {
! g A, ?' O/ l* B( v0 b" w% e. q
关键词:65nm;负偏压温度不稳定性;沟道宽度9 [# y$ }% |+ i. f8 A
/ X% s* Q! |8 |. f+ D9 j, T! f
. R6 N# ^2 P4 t) C$ M, w* O 负偏压温度不稳定性(Negative Bias Temperature In-stability , NBTI)是纳米MOS器件和集成电路最主要的可靠性问题之一.器件上施加的电压应力在较长时间或者高温加速作用下,会产生陷阱电荷,使器件的阈值电压漂移,跨导降低,亚阈摆幅增加,并且退化幅度与应力时间服从指数关系.这些参数退化可能会导致模拟电路高精度晶体管对的失配,从而影响电路的性能要求;阈值的漂移影响数字逻辑的实现甚至产生逻辑错误;漏电流下降影响驱动电路的驱动能力;跨导的退化同样影响响应速度或者引起时序问题. E. O h: \( h
) D0 ]6 Q5 `) f I! A' Z' B% Z s
" L# ?4 n4 u" v9 P% c% d, o% U0 s
: x7 N! W( g8 ^ e) c1 l M7 d
) {6 ~! P) S! \
) }: [) T: K7 Y4 Q9 d3 ~& x$ ^! j
, U# H4 D9 u& U% i! B% L7 {
" F1 @- w, n* L0 q# J$ ?4 P7 N+ o
|
|
/1 
发表于 2021-7-22 09:16
收藏
淘帖
支持！
反对！