3D 封装的故障隔离与故障分析

Get123 · 发表于 2021-7-9 14:45

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

摘要:

3D 封装是一种小尺寸、轻重量、低功耗、低成本的先进封装工艺，结合其在实际应用中通常出现的可靠性问题，从非破坏性与破坏性两方面对可用于 3D 封装故障隔离与故障分析的方法展开介绍。通过精确定位来暴露失效位置，使用开放性高阻故障隔离、短路故障隔离、无损及高分辨率成像技术等方法，来实现非破坏性故障隔离与分析；通过破坏性的制样和物理分析等方法来探寻失效原因。所提出的方法可为 POP、芯片堆叠式等结构的 3D 封装工艺的改进和优化提供参考。

1 引言

随着微电子封装朝着更小、更轻、更薄的方向发展，用户对超大规模集成电路的低功率、轻型及小型封装的生产技术提出了越来越高的要求，为此，3D 封装技术应运而生。3D 封装就是把 IC 芯片一片片叠合起来，在 Z 方向垂直互连，将平面组装向垂直方向发展为立体组装。这种三维技术允许基本电路元器件（比如电阻、电感、电容、二极管和三极管）在垂直方向堆叠，而不仅仅是平面上的互连，从而可以使单位面积上具有更高的集成度。然而随着封装密度的提高，器件的失效模式和失效机理愈加复杂。3D 封装工艺中的故障隔离和故障分析方法，对于 3D 封装工艺的改进和优化就显得尤为重要。

2 3D 封装技术

典型的系统级封装（SIP, System In a Package）示意图如图 1 所示。一个 POP （POP, Package on Package）构造的 3D 封装是将以球面网格阵列（BGA,Ball Grid Array）形式封装的现场可编程门阵列（FPGA, Field ProgrammableGate Array）与中央处理单元（CPU, Central Processing Unit）芯片一起安装在公共封装基板上。FPGA 的封装和基板之间的焊点称为中级互连（MLI, Mid-Level Interconnect），CPU到基板和 FPGA 芯片到 FPGA 基板之间的焊点称为一级互连。由于多层焊料互连、硅芯片和封装集成在一个 SIP 封装中，会造成许多故障，例如焊点脱焊或在第一级互连或中级互连中出现裂纹，甚至 FPGA基板或 SIP 基板上都会出现基板裂纹。由于较高的集成度，在这种复杂的封装架构中，对故障位置加以隔离，以及获取失效特性、进行物理失效分析，便成为必不可少的重大挑战。

3 非破坏性故障隔离和故障分析

3.1 开放性和高阻故障隔离

非破坏性故障隔离技术是一种能在短时间内找到 3D 封装中的多种失效情况的技术。对于开放性和高阻故障，时域反射（TDR, Time Domain Reflec tometry）以及光电太赫兹脉冲反射（EOTPR, Electro Optical Terahertz Pulse Reflectometry）都是非常有效和流行的隔离技术。

TDR 是一种传统的低成本非破坏性故障隔离技术，它的原理是在封装互连中注入 35耀40p泽的上升时间的步进电脉冲，并通过收集从封装中反射的信号来分析沿电路的阻抗变化。将失效单元的反射波与良好参考单元和裸基板的反射波进行比较，可以将故障的位置隔离在芯片或封装基板中。TDR 的分辨率取决于上升时间、TDR 系统带宽和封装内的材料属性。时域上 TDR 的分辨率约为 TDR 上升时间的 1/10耀1/5。

EOTPR 是 TDR 的下一代技术，在分辨率上有进一步提升。不同的是，EOTPR 采用超快激光脉冲产生一个带尖锐峰值的 40GHz 到 4THz 的电脉冲，注入到待检测的封装中。由于 EOTPR 采用脉冲峰值作为输入信号，封装中的开放式互连在 EOTPR光谱上显示为波峰，缩短式互连在 EOTPR 光谱上显示为波谷。EOTPR 光谱示意图如图 2 所示。

3.2 短路故障隔离

精确定位 3D 短路失效的关键是获取缺陷在X、Y、Z 方向的位置信息。锁相热成像（蕴陨栽）是一种非常有前景的技术，它利用实时图形锁定法来定位短路故障引起的热点。锁相执成像法的检测曲线如图 3 所示。该方法能够辨别出 3D 封装中的热点，是一种检测封装中短路故障的非常有前景的非破坏性故障隔离技术。

超导量子扫描干涉显微镜（杂杂酝）被广泛应用于传统封装的短路故障无损检测中，它通过检测失效单元中由输入电流产生的磁场，并利用傅立叶变换反演技术处理磁场，可得到样品的电流密度分布图，图源给出了 SSM 应用的一个实例。它能够通过算法分析磁场来获取失效的在方向位置。实际应用中的结果表明，该方法在堆叠式芯片结构的 3D 封装中绘制三维电流路径有很好的表现，应用前景广阔。

3.3 无损和高分辨率成像技术

一旦故障被准确隔离，就需要使用无损和高分辨率成像技术来揭示造成失效的缺陷。二维 X 射线成像技术对 SIP 封装焊料空洞演化后多次回流检测是非常有效的一种技术。通过对比统一焊点的视觉图像，能够得到第一级互连缺陷，如图 5 所示。事实证明，通过二维 X 射线与完好的第一级互连焊点对比，有缺陷的焊点，如部分脱焊、完全脱焊、非接触式开路、焊料桥接等，可通过实时二维 X 射线很容易检测出来。

此处也可用到 3DCT 技术，它利用一个基本的X 射线源可从不同角度辐射物体的工作原理，在一个旋转的平台，以相等的角度提供角位移，并在每个角度用探测器收集二维的 X 射线图像。所有的二维图像通过数学叠加处理可得到的样品的三维体积。由于处理后的数据包含被测样本的容量信息，分析员可以操纵它在三维数据集的任何给定位置来显示虚拟横截面或切片视图。3DCT 技术的应用实例如图 6。非破坏性故障隔离技术结合高分辨率X 射线成像，能够非常有效地揭示互连缺陷以及对失效展开跟踪。

高亮度的同步辐射 X 射线源具有大面积的准直光束，可以超过常规能源领域，更好地提供高分辨率的 X 射线成像。整体 SIP 封装在X 射线猿阅CT探测下的成像如图 7 所示。

实际应用的结果表明，整个 16mm伊16mm 的SIP 封装可以在 3耀20 分钟内成像，有着 4耀8滋m 的分辨率。每一层的封装细节，包括硅芯片、底部填充、多个焊点、介电材料、铜通孔以及多个基板的通孔，都可以同时获得。

4 破坏性故障隔离和故障分析

破坏性隔离与分析包括能量色散 X 射线光谱分析材料分析技术（EDX）、X 射线光电子光谱分析（XPS）、次级离子质谱法（SIMS）、电子背散射衍射法（EBSD）等材料分析技术，在微电子封装失效原因分析中也起着重要作用。EBSD 是一种用于定义材料的晶体取向的显微结构晶体学技术。EBSD 数据通常是通过 SEM 技术从一个横截面单元上得到的。EBSD 是理解开放式互连电迁移机理的一种关键技术，在实际应用中的成像情况如图 8 所示。上述各方法在实用中均取得较为理想的效果。