6月29号-电巢直播《FPGA on Board FPGA设计仿真及验证》-答疑

电巢直播

0 ~" t' C/ m$ L

直播主题：FPGA on Board  FPGA设计仿真及验证

直播时间：6月29日 晚上20：00

直播老师：荣庆安老师、陈佳华老师

一、直播内容简介

    作为一名说得过去的FPGA设计者，需要练好5项基本功：仿真、综合、时序分析、调试、验证。

• 通过仿真，可以观察HDL语言在FPGA中的逻辑行为。
• 通过综合，可以观察HDL语言在FPGA中的物理实现形式。
• 通过时序分析，可以分析HDL语言在FPGA中的物理实现特性。
  
  

     通常行为级仿真是必须的，能够确保你所设计功能是正确的，综合后时序仿真是有必要的，能排除大部分的时序问题。后仿真，主要是解决疑难杂症，验证门电路延迟以及相关的时序是否在可以接受的范围内。

    通过本次直播，我们将为观众们解决以下难题，在FPGA仿真路上走的更远。

• 基于Questa SLEC可以高效彻底解决特定的问题
• 数小时甚至数分钟的高价值验证任务
• 调试特性以加速规范和实现。比较“根本原因”分析
• 流行的用例包括低功耗时钟选通验证
• bug修复和生态验证、设计优化和故障/SEU分析
  
  ! ~* K. t: w! Q, @* g

二、讲师介绍

荣庆安老师：

原华为器件可靠性技术首席专家

EDA365论坛特邀版主

5 Y, C% J+ e. p$ M# ~

原华为器件可靠性技术首席专家、器件工程专家组主任、器件归一化工作奠基人。20多年交换机、路由器、传输、基站等产品器件工程设计。主持多项重大失效问题攻关，完成了逻辑、储存、光器件等领域器件优选库建设。参与中国器件标准工作，国内外发表论文4篇，获器件相关6项发明专利。

陈佳华老师：

Siemens EDA 功能验证产品资深技术顾问，负责Siemens 数字验证产品的技术支持，21年芯片设计及验证和EDA行业经验。

4 s, W. o" Y( O9 J- e! T

曾就职于华为海思、Synopsys、Symwave等芯片设计和EDA公司。

参与设计及验证过多款网络处理器、世界首款量产的USB3.0 RAID存储控制等芯片。

在FPGA/ASIC数字功能仿真，形式验证以及跨时钟检查等数字验证领域拥有丰富的经验。

三、直播要点

  Q' w" A# U4 f1 {* a

• FPGA 设计仿真重要性及常用工具实践
• FPGA EDA 设计解决方案来提升RTL设计质量
• EDA 验证平台来发现设计中的bug
  
  $ a6 ?. ^, X) E1 I9 M' L

四、适合对象

• FPGA工程师
• 仿真工程师
• 相关专业学生
  
  

! y) q" c) x5 P( [; Z& I9 o( W8 e

直播主题：FPGA on Board  FPGA设计仿真及验证

直播时间：6月29日 晚上20：00

直播老师：荣庆安老师、陈佳华老师

关于直播内容，您可以将相关技术问题在下方进行发帖提问。直播中，老师会进行答疑~

Candy给个糖

FPGA

电巢直播

6月29日直播间答疑

  c$ I0 H3 F5 o. i. t

6月29号 （周二） 《FPGA on Board FPGA设计仿真及验证》

! F$ a- c( S* D, A. ~* T" q

* F/ C/ F' c9 M) B
) g% X+ {+ [$ D" Q0 @8 w5 @7 x4 I7 @

网友：1、FPGA后仿真，花费时间比较多，是否可以不做？

老师：FPGA后仿真确实花费时间比较多，业界现在有其他的解决方案，就是RTL和网表做等效性比对，如果比对通过了可以不做后仿真。

/ b4 n) G% o# D4 [& y

网友：2、FPGA约束多了，是否综合仿真比较难？

老师：FPGA约束多了，综合会难些收敛。前仿真和和约束不相关。后仿真和设计规模大小相关。

! `- l% c) |6 J/ N, @: b8 A

网友：3、 QuestaSim 和 ModelSim的区别

老师：QuestaSim相当是ModelSim的升级版，QuestaSim的性能、容量和功能会强大很多。

网友：4、CDC使用的主要场景是什么 能在Windows下使用吗？

老师：Questa CDC可以在Windows下运行，主要用来做多异步时钟域检查，检查设计中跨时钟域是否有做同步逻辑。

3 ?9 Z! x9 R- c  N  p% `9 _
+ L7 Y! C% f! z9 L$ n; V7 u

网友：5、Lint检查在FPGA开发的什么阶段用？主要用来做什么？

老师：Lint主要用来做RTL设计的语法以及代码风格等检查，我们建议在写完RTL后直接使用Lint来做初步的检查。

$ V5 v  Q* J: p8 |7 u

网友：6、 代码覆盖率达到100%，是不是说明验证已经100%完成？

老师：代码覆盖率只是验证充分性的一个必要考核指标，不是充分条件。所以业界现在需要结合功能覆盖率以及特性表、测试计划testplan等来统计分析验证的完整性。

1 T) Y. [. e, t4 p6 O+ d. o. T

网友：7、形式验证和功能验证的区别在哪？

老师：目前还是以功能验证为主，形式验证为辅。功能验证就是我们常说的仿真验证，需要搭建testbench和编写测试用例；而形式验证一般是用编写断言来告诉工具设计的期望值是什么，让工具来证明设计与期望值是否符合。

- K4 s( T$ ]5 K* X- E+ M* M' m
3 `& \: A4 s9 G9 i5 T& O/ r2 E5 B

网友：8、 FPGA用厂家工具仿真好，还是第三方如西门子EDA工具好？

老师：目前西门子EDA的仿真工具，在性能、容量以及整体解决方案的完整性有突出的优势。

" N- w/ k! @2 _

网友：9、 MENTOR与其他仿真工具优势主要有哪些？

老师：目前西门子EDA的仿真工具的主要优势就是和FPGA的厂家有更好的合作，能更好地体现在仿真里库的兼容性以及仿真速度上。

* Y; s' d- x. x, l) O9 f
# ?( r% S0 u/ d, @5 H

网友：10、功能仿真，综合后仿真，时序仿真一般发现问题概率多少？

老师：这个概率，因应设计复杂性、工程师经验水平和使用EDA工具的多少而不同。

          目前还是功能仿真为主，功能仿真做得越充分则产品隐藏的问题越少。然后通过后仿真来保证布局布线后的时序是正确，这样可以让FPGA在实验室里的调试变得更顺利。
: M! C4 w( K  _: l$ g( A* O
! v5 M- c4 }3 Q; J2 N- z

2 h1 `: ?6 ~$ E  [8 p" Q

网友：11、西门子工具仿真SystemC如何？

老师：我们的QuestaSim不仅支持SystemC的仿真，同时具有强大的SystemC代码调试功能。

- W  a, S* g9 H6 q4 U5 H