|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
MOS管是金属（metal）—氧化物（oxide）—半导体（semiconductor）场效应晶体管，或者称是金属—绝缘体（insulator）—半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。
$ R, S+ G, d! t, f2 V- `
5 F- @, `4 X+ l* ~' S+ k& Q& b 目前在市场应用方面，排名第一的是消费类电子电源适配器产品。而MOS管的应用领域排名第二的是计算机主板、NB、计算机类适配器、LCD显示器等产品，随着国情的发展计算机主板、计算机类适配器、LCD显示器对MOS管的需求有要超过消费类电子电源适配器的现象了。第三的就属网络通信、工业控制、汽车电子以及电力设备领域了，这些产品对于MOS管的需求也是很大的，特别是现在汽车电子对于MOS管的需求直追消费类电子了。( R. u, } E o
* M( ~' H3 ?! C, q9 j+ g2 I
下面对MOS失效的原因总结以下六点，然后对1，2重点进行分析：* m, f; [8 G0 R$ j$ C) r
$ P- F: q3 Y! t+ I1：雪崩失效（电压失效），也就是我们常说的漏源间的BVdss电压超过MOSFET的额定电压，并且超过达到了一定的能力从而导致MOSFET失效。
6 T" m" O1 B9 J% y7 S& M; N2：SOA失效（电流失效），既超出MOSFET安全工作区引起失效，分为Id超出器件规格失效以及Id过大，损耗过高器件长时间热积累而导致的失效。$ y, @! V# g1 h- S- `" H& i" L
3：体二极管失效：在桥式、LLC等有用到体二极管进行续流的拓扑结构中，由于体二极管遭受破坏而导致的失效。
0 c& k* Z4 h+ N, ?4：谐振失效：在并联使用的过程中，栅极及电路寄生参数导致震荡引起的失效。" U: D+ s& r; b; s) U
5：静电失效：在秋冬季节，由于人体及设备静电而导致的器件失效。3 y% o6 d4 M( R7 }7 Z- L) ~" p
6：栅极电压失效：由于栅极遭受异常电压尖峰，而导致栅极栅氧层失效。
- a6 Y- a( T+ S) [* }! b E7 D2 x. Q1 }# x6 f
雪崩失效分析（电压失效）4 P% `2 A1 {! X, |9 _8 O
& o& t6 K u4 v8 |5 w3 T& j到底什么是雪崩失效呢，简单来说MOSFET在电源板上由于母线电压、变压器反射电压、漏感尖峰电压等等系统电压叠加在MOSFET漏源之间，导致的一种失效模式。简而言之就是由于就是MOSFET漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。6 H" ?/ ~) u7 a$ w& l) x+ u
1 h2 ^3 ?2 a& H3 C% ^下面的图片为雪崩测试的等效原理图，做为电源工程师可以简单了解下。: ~$ N2 p/ R# l$ l2 v- B% x/ s
" g) N# {4 `7 d+ v- R* J' ]3 Q+ \" E; j4 F- ^& G: ^% E' a
! @& b! Z+ E& g% g
- O7 b0 N2 G+ G" {% N( O+ @+ E
可能我们经常要求器件生产厂家对我们电源板上的MOSFET进行失效分析，大多数厂家都仅仅给一个EAS.EOS之类的结论，那么到底我们怎么区分是否是雪崩失效呢，下面是一张经过雪崩测试失效的器件图，我们可以进行对比从而确定是否是雪崩失效。
8 D5 u/ f8 F) D- D; j/ N2 `. p
, M. [; a; Z5 y, D/ [; Y( b雪崩失效的预防措施: o! [4 B) p/ v* A
& I* f3 U8 m1 J8 x! ?+ [7 v4 }) o雪崩失效归根结底是电压失效，因此预防我们着重从电压来考虑。具体可以参考以下的方式来处理。- {( m% T, t! y# w5 g# z5 ^ F# f
+ c! u0 B- S& C6 i1 W
1：合理降额使用，目前行业内的降额一般选取80%-95%的降额，具体情况根据企业的保修条款及电路关注点进行选取。0 r6 a8 K9 \3 R7 G" h
2：合理的变压器反射电压。
, H% o1 [* B1 w/ b3：合理的RCD及TVS吸收电路设计。
# g/ m8 [& f% A( I8 {7 y4：大电流布线尽量采用粗、短的布局结构，尽量减少布线寄生电感。* T) A- g: ~" E+ T1 q, W6 x
5：选择合理的栅极电阻Rg。
) W6 Q% L |3 p8 F9 h6：在大功率电源中，可以根据需要适当的加入RC减震或齐纳二极管进行吸收。# |" \$ ?# h$ G4 Y+ B% L9 S0 t7 o
7 Y$ A6 w" E- H3 M7 u( {( @SOA失效（电流失效）
; g' a2 L v4 p$ |
8 ~% ^3 u. N$ s. y0 H9 J: e" D再简单说下第二点，SOA失效2 {' ~+ `/ i# i$ O7 J/ q- f5 D8 _
" _/ z$ c. u* O+ rSOA失效是指电源在运行时异常的大电流和电压同时叠加在MOSFET上面，造成瞬时局部发热而导致的破坏模式。或者是芯片与散热器及封装不能及时达到热平衡导致热积累，持续的发热使温度超过氧化层限制而导致的热击穿模式。
9 X) W% f1 F' d! P2 {6 T; M5 [9 |- R a5 P: r) z% T( `, M
关于SOA各个线的参数限定值可以参考下面图片。
$ L- L/ j$ a4 m6 ]
& `/ l6 @ K/ ]6 y7 M- Z. O1：受限于最大额定电流及脉冲电流- z9 m+ o/ Z, T8 t8 U& V
2：受限于最大节温下的RDSON。
6 ?6 n1 p$ _# }! ]# t5 l: N3：受限于器件最大的耗散功率。. C' c1 f' k$ F$ e- O8 ]
4：受限于最大单个脉冲电流。
! G" x* N0 R# R7 E5：击穿电压BVDSS限制区" Q5 T# m1 E. J! e8 N7 U- r
' _; E8 k* c2 F, H+ a6 V, \/ v我们电源上的MOSFET，只要保证能器件处于上面限制区的范围内，就能有效的规避由于MOSFET而导致的电源失效问题的产生。7 }) E- y; y' [- }7 }
6 o# _$ C/ g. Z; n. K' b这个是一个非典型的SOA导致失效的一个解刨图，由于去过铝，可能看起来不那么直接，参考下。" Y" l' M) a+ R3 |& l* B) J' }% c
( p5 @# e+ R6 H8 P3 H1 ~& [
y% E8 G6 l% |& d
8 q+ x( L' ]+ i& p1 U. M( XSOA失效的预防措施：5 U) [5 U, d4 ?! [, \" B, Y1 M
1 |5 p( ?3 f: M0 q! H7 E
1：确保在最差条件下，MOSFET的所有功率限制条件均在SOA限制线以内。
! b9 \. R0 a7 m4 S' Q! @7 B1 @# r2：将OCP功能一定要做精确细致。# e* Z, Y3 V8 k$ Q
, l9 a a5 ^& n t4 y: q* w! N在进行OCP点设计时，一般可能会取1.1-1.5倍电流余量的工程师居多，然后就根据IC的保护电压比如0.7V开始调试RSENSE电阻。有些有经验的人会将检测延迟时间、CISS对OCP实际的影响考虑在内。但是此时有个更值得关注的参数，那就是MOSFET的Td（off）。它到底有什么影响呢，我们看下面flyback电流波形图（图形不是太清楚，十分抱歉，建议双击放大观看）。2 |1 X4 h2 \6 S2 `9 @
5 q+ @2 u7 b' M1 P: n- f6 f
y% v% B* M- T% B- D. o8 Z: h* R5 W1 H& E% U8 u( ]2 \
- `0 l2 D% {0 u3 d. P! f
从图中可以看出，电流波形在快到电流尖峰时，有个下跌，这个下跌点后又有一段的上升时间，这段时间其本质就是IC在检测到过流信号执行关断后，MOSFET本身也开始执行关断，但是由于器件本身的关断延迟，因此电流会有个二次上升平台，如果二次上升平台过大，那么在变压器余量设计不足时，就极有可能产生磁饱和的一个电流冲击或者电流超器件规格的一个失效。
! M: w1 T' f+ ]0 b+ i' c" b/ `9 F7 |: ?" Z
3：合理的热设计余量，这个就不多说了，各个企业都有自己的降额规范，严格执行就可以了，不行就加散热器。
& H; \+ i7 U+ v; z# F |
|
/1 
发表于 2021-6-28 10:58
收藏
淘帖
支持！
反对！