5G基站对FPGA“爱恨交加”

twel2e · 发表于 2021-6-7 13:32

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

相对于4G而言，为了增强信号覆盖及频谱效率，5G 引入了Massive MIMO技术，这样，收发通道数从16Tx16R提高到了64Tx64R，甚至128Tx128R，为了降低干扰并抑制噪音，需要对每个天线单元接收到的信号进行数字处理，这就在自适应波束成形中产生了大量的计算负载。
如果采用传统的CPU和DSP，将导致负载过重，FPGA在I/O 、运算速度及延迟上均具有优势。在多通道波束成形中，相对于ASIC方案，FPGA更具灵活性。另外，基站主要负责实现通信协议中物理层、逻辑链路层的协议部分，这部分内容每年都在升级，比较适合用FPGA来实现。
因此，在5G发展的早期阶段，也就是基站总体数量还不是很多的时候，FPGA可编程、灵活的优势很明显。
通过对FPGA编程，能够执行ASIC执行的任何逻辑功能。在技术还未成熟阶段，这种特性能够降低产品的成本和风险，在5G初期这种特性尤为重要。另外，FPGA编程后可直接使用，无需等待三个月至一年的芯片流片周期，为企业争取了产品上市时间。再者，ASIC有固定成本，而FPGA方案几乎没有，在使用量小的时候，FPGA方案由于无需支付一次性高达数百万美元的流片费用，也不用承担流片失败风险，此时，FPGA方案的成本低于ASIC，但随着使用量的增加，FPGA方案在成本上的优势逐渐缩小，超过某一使用量后，ASIC方案由于大量流片产生了规模经济效应，在成本上更有优势。
从2020年开始，特别是2021年，5G基站数量进入爆发阶段。由于FPGA主要用在收发器的基带中，5G时代，由于通道数的增加，计算复杂度随之增加，所用FPGA的规模也将增加，由于FPGA的定价与片上资源正相关，未来通信领域FPGA单颗成本也将上升，目前，基站收发器中的FPGA单价通常在几百元人民币的范围，未来有望进一步提高。收发器的主要成本和功耗由基带部分贡献，未来技术复杂度将再次推升收发器成本，这对FPGA似乎不是个好消息。
例如，要开发一个16nm FinFET制程ASIC的NRE成本（包括IP许可、开发和产品化）约为1800万美元，单位成本（基于芯片尺寸、封装、测试时间）大约为6.20美元。而开发22nm/28nm制程ASIC的NRE成本约为1400万~1500万美元，单位成本约为9.50美元。
若采用FPGA方案，例如Xilinx公司的UltraScale +（在Digi-Key上单个单元的价格为975美元），该解决方案没有NRE，并且预期的批量成本约为30~50美元。假设每年生产100万个器件，则16nm FinFET器件在13个月后最具成本效益。
随着转向更先进的制程工艺（例如10nm），PHY、ADC、DAC的NRE成本将发生巨大变化。如果使用7nm，成本还会更高。尽管5G用的数字芯片需要7nm到40nm的制程，但值得注意的是，ASIC的性能与缩小一到两个制程节点的FPGA的性能大致相同。考虑到这一点，22nm /28nm ASIC将提供与16nm FinFET FPGA相似的逻辑性能，从而降低了成本和5G应用的功耗。
因此，诺基亚就出现了前文所述的转变。