新书《基于SiP技术的微系统》介绍及技术答疑帖！

li_suny

8 t7 {2 \1 X) o" E) o( X近期，我出版了一本新书《基于SiP技术的微系统》。
发这个帖子的目的是为了宣传一下这本书，另外，也通过这个机会和对SiP与先进封装技术感兴趣的工程师进行技术交流。

这本书共分为三大部分：概念和技术，设计和仿真，项目和案例，共30章内容。
% E) S* H: `& r. K* Q# a0 }" J8 F+ L+ g) B
第一部分针对SiP及先进封装技术的发展，以及作者多年经验积累和深入思考，提出了功能密度定律、Si3P和4D集成等原创概念，介绍了SiP和先进封装的最新技术，包含5章内容。
6 A& z$ E% u- X9 i5 e第二部分依据最新EDA软件平台，阐述了SiP及HDAP的设计仿真验证方法，涵盖了Wire Bonding、Cavity、Chip Stack、2.5D TSV、3D TSV、RDL、Fan-In、Fan-Out、Flip Chip、分立式埋置、平面埋置、RF、Rigid-Flex、4D SiP设计，多版图项目及多人协同设计等热点技术，以及SiP和HDAP的各种仿真，电气验证和物理验证，包含16章内容。
第三部分介绍了不同类型SiP实际项目案例的设计仿真和实现方法，包含9章内容。
* _( R3 Y% A2 x本书通过原创概念、热点技术、实际案例的结合，讲述了SiP从构思到实现的整个流程，并使读者从中获益。
  z5 c6 e1 S, ~" i/ L本书适合SiP用户、先进封装用户，PCB高级用户，对SiP和先进封装感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能、高可靠的科技工作者。
4 [  w5 P2 x: o) A  j3 E1 R
% m6 y; G* @& y/ w, U新书详细介绍文章

% U( k6 {' X7 E3 _% R, L

( H+ E$ j$ ]0 P7 E# V+ p3 ?* j无论是对本书中的内容，还是对SiP和先进封装设计过程中有疑问，都可以跟帖提问，我也会尽可能及时给予回复！
# `0 n9 a6 X" J
0 v) u# V7 H: n

9 ]9 G3 w* w7 w% W7 E. p

li_suny

+ T" _% }+ X+ D! W- b& q今天参加SiP大会（上海站），会议现场600+人，在线观众6000+，真是一场行业盛会！

# f* u6 P. y) q+ z* O3 `8 H

: r' z5 C" ?$ H) e) @; q( e

7 p1 K, N& H% l

li_suny

  [7 t3 w3 p. m; E6 m! d1 l
9 @' Q9 ]' E, h+ o1 X大会主办方专门从电子工业出版社订购了一批新书，作为送给嘉宾的礼品！
5 a+ B3 k8 S, A* h
  \6 j4 \2 L. w* A


" R, R, ]5 E& a) Q& M* c

3 h8 J) ^, C8 T# L- ~

li_suny

《基于SiP技术的微系统》目 录  

7 U, u. |! q3 u8 g第1部分　概念和技术
$ V6 e& z* V% N; n4 W! S第1章 从摩尔定律到功能密度定律 3
, y) J# `7 j2 k" p+ V1．1 摩尔定律 3
1．2 摩尔定律面临的两个问题 4
0 O& v0 o2 }/ m: V1 t( S( [1．2．1 微观尺度的缩小 4
1．2．2 宏观资源的消耗 6
1．3 功能密度定律 10
1．3．1 功能密度定律的描述 10
6 @. E' B" e+ n# Y. o& k8 J1．3．2 电子系统6级分类法 11
1．3．3 摩尔定律和功能密度定律的比较 13
1．3．4 功能密度定律的应用 14
1．3．5 功能密度定律的扩展 17
1．4 广义功能密度定律 17
1．4．1 系统空间定义 18
1．4．2 地球空间和人类宇宙空间 18
1．4．3 广义功能密度定律 20
第2章 从SiP到Si3P 21
5 T5 L8 G4 `6 z8 R2．1 概念深入：从SiP到Si3P 21
2．2 Si3P之integration 23
2．2．1 IC层面集成 23
2．2．2 PCB层面集成 26
4 p4 f3 X3 _1 F, a2．2．3 封装层面集成 28
/ u" c5 y. x- T' C2．2．4 集成（Integration）小结 30
2．3 Si3P之interconnection 31
: K. |. F1 k- ~( O3 K2．3．1 电磁互联 31
2．3．2 热互联 36
2．3．3 力互联 37
" h$ q: d8 L- d% t. W2．3．4 互联（interconnection）小结 39
2 H* v  ~/ ~7 {0 n# \2．4 Si3P之intelligence 39
. \9 q0 @, S* m* @2 ^2．4．1 系统功能定义 40
2．4．2 产品应用场景 41
+ j1 F: D+ L  B5 g  h5 f; S5 z2．4．3 测试和调试 41
+ y( v2 [8 N3 {3 y9 m2．4．4 软件和算法 42
" H+ n3 M- t3 F5 I5 {' c8 v2．4．5 智能（intelligence）小结 44
" [, w9 M' T3 [. ?! A2．5 Si3P总结 44
& \9 [# u% D- p: p$ ^8 F2．5．1 历史回顾 44
2．5．2 联想比喻 45
  B& _5 d0 ?4 a& s) ?. E: T2．5．3 前景预测 46
0 q7 M& b1 `9 y* y  B第3章 SiP技术与微系统 47
5 Q* \' X: ~# w3 u- m3．1 SiP技术 47
3．1．1 SiP技术的定义 47
: q+ k  @8 L; {# v3．1．2 SiP及其相关技术 48
3．1．3 SiP还是SOP 50
4 M* y- q3 _0 h- V3．1．4 SiP技术的应用领域 51
/ ~! O+ ]$ f% D7 u3．1．5 SiP工艺和材料的选择 55
' ^" j" A2 H: q- a3 G0 Y; W* J/ Z3．2 微系统 57
3．2．1 自然系统和人造系统 57
3．2．2 系统的定义和特征 58
$ g( o: G6 s/ O6 |4 H# p3．2．3 微系统的新定义 59
  T# H/ ?! V& z4 E, b# G/ c) A第4章 从2D到4D集成技术 61
4．1 集成技术的发展 61
4．1．1 集成的尺度 61
4．1．2 一步集成和两步集成 62
3 {- G6 H6 l" x4．1．3 封装内集成的分类命名 63
4．2 2D集成技术 64
4．2．1 2D集成的定义 64
4．2．2 2D集成的应用 64
& k3 o- [8 ?) W: @6 ^4．3 2D+集成技术 65
4．3．1 2D+集成的定义 65
4．3．2 2D+集成的应用 66
# m' }% m% C6 P. ?4．4 2．5D集成技术 67
6 D- h, u, x/ _! N4．4．1 2．5D集成的定义 67
' t( ~0 a' y3 ^* ?  C8 \4．4．2 2．5D集成的应用 67
. u; ?2 n+ i9 H! k) t: R0 ?$ P4．5 3D集成技术 68
; s+ n/ Y! G9 T4．5．1 3D集成的定义 68
4．5．2 3D集成的应用 69
' E. ~" |& N7 M8 w6 Y4．6 4D集成技术 70
4．6．1 4D集成的定义 70
4．6．2 4D集成的应用 71
4．6．3 4D集成的意义 73
4．7 腔体集成技术 73
4．7．1 腔体集成的定义 73
4．7．2 腔体集成的应用 74
4．8 平面集成技术 76
4．8．1 平面集成技术的定义 76
; {% |+ T' v% _# R! @, m/ ~4．8．2 平面集成技术的应用 76
+ A6 ^4 V% |6 a8 u4．9 集成技术总结 78
第5章 SiP与先进封装技术 80
5．1 SiP基板与封装 80
5．1．1 有机基板 80
- z( a$ b' V9 D7 h9 p5 N5．1．2 陶瓷基板 82
4 W1 q7 G2 c7 C5．1．3 硅基板 85
' ~- G4 w0 A, |( M1 k4 E; V! H5．2 与先进封装相关的技术 85
5．2．1 TSV技术 86
  F5 v- U+ x: f( m5 y5．2．2 RDL技术 87
# p& f, p! R- M$ A! `# v5．2．3 IPD技术 88
& X) G; a$ Z) @: B/ D( `! Y: e: E* i6 G. f5．2．4 Chiplet技术 89
3 v6 s9 g  Y# p$ x% |5．3 先进封装技术 92
5．3．1 基于XY平面延伸的先进封装技术 93
1 ?4 Q) L2 b( Y" z: M" V5．3．2 基于Z轴延伸的先进封装技术 96
5．3．3 先进封装技术总结 103
4 b+ `( ^& v- ]1 s+ c8 [0 R, y/ Q2 |* Y5．3．4 先进封装的四要素：RDL、TSV、Bump和Wafer 104
3 w0 ]5 e0 s. s/ X* s. z5．4 先进封装的特点和SiP设计需求 105
( t  A4 k. Q+ l( h4 D( @5．4．1 先进封装的特点 105
5．4．2 先进封装与SiP的关系 106
5．4．3 先进封装和SiP设计需求 107
第1部分参考资料及说明 108
. H! z7 K' D2 U8 [, M" I- b- W1 C& M4 [
. [* \1 T, e- i  G第2部分 设计和仿真
. k1 `1 A" w9 S6 w0 a第6章 SiP设计仿真验证平台 111
* N) x& M' K& e5 u6．1 SiP设计技术的发展 111
0 w6 b0 ^9 k6 M! H; S2 x/ u6．2 SiP设计的两套流程 112
6．3 通用SiP设计流程 112
" M& t; k0 O& |2 ?1 k  }! R6．3．1 原理图设计输入 112
6．3．2 多版图协同设计 112
6．3．3 SiP版图设计9大功能 113
/ B& Z2 y4 G- M7 n5 a6．4 基于先进封装HDAP的SiP设计流程 118
6．4．1 设计整合及网络优化工具XSI 119
  ]- N5 l8 M3 ^( O# i6．4．2 先进封装版图设计工具XPD 120
" p! g- k' e: c4 V1 s8 g6．5 设计师如何选择设计流程 121
; ]5 V* F' v4 }9 ?; E5 u! u7 e. E* c% d6．6 SiP仿真验证流程 122
6．6．1 电磁仿真 122
6．6．2 热学仿真 124
% c8 Z9 i0 v& }; a7 a9 D( l9 S5 L3 B6 g+ I6．6．3 力学仿真 125
6．6．4 设计验证 125
6．7 SiP设计仿真验证平台的先进性 127
第7章 中心库的建立和管理 129
) H" p* f6 P0 {; k, v7．1 中心库的结构 129
7．2 Dashboard介绍 130
9 k- v) x8 z8 _% q4 Z7．3 原理图符号（Symbol）库的建立 131
" ^3 B* |  E: `9 c: B7．4 版图单元（Cell）库的建立 136
, ~9 h0 E- o- j7 t7．4．1 裸芯片Cell库的建立 136
7．4．2 SiP封装Cell库的建立 141
# a, U0 x- Y  V. W; n3 O( ^" n7．5 Part库的建立和应用 145
: R. n# {' ?5 B& |; t+ H( {7．5．1 映射Part库 145
7．5．2 通过Part创建Cell库 147
* |/ f2 \; X! h) ^7．6 中心库的维护和管理 148
7．6．1 中心库常用设置项 149
! p+ f& V1 ^* L+ b' w7．6．2 中心库数据导入导出 149
) Y1 a1 X* Y7 k: S2 l. r, I第8章 SiP原理图设计输入 152
' j2 M: i0 g, \4 S8．1 网表输入 152
8．2 原理图设计输入 154
8．2．1 原理图工具介绍 154
3 E$ v( b! C3 W* m5 U& f& ^% y# q& O8．2．2 创建原理图项目 162
# }' t% f: Z' ~+ [# O, b4 A8．2．3 原理图基本操作 163
8．2．4 原理图设计检查 167
8．2．5 设计打包Package 169
* @1 q0 J3 h6 e' x: N; s8．2．6 输出元器件列表Partlist 172
4 r, }8 \/ D2 _& @- D8．2．7 原理图中文菜单和中文输入 173
8．3 基于DataBook的原理图输入 175
, o) x! G# h& i2 X3 |6 F- ^  J8．3．1 DataBook介绍 175
' X  Y- b- L/ A1 J" d2 Z7 \' N8．3．2 DataBook使用方法 176
8．3．3 元器件属性的校验和更新 178
0 g% r* n2 M. H. y8．4 文件输入/输出 179
8．4．1 通用输入/输出 179
- Z4 z) ^4 |0 z6 G+ A9 C/ n' _' ]% M8．4．2 输出到仿真工具 181
. }; V& L; G8 Z4 r8 D" {- f( z( c第9章 版图的创建与设置 183
: I7 g# l$ p! N9．1 创建版图模板 183
3 n9 b" k* h% O9．1．1 版图模板定义 183
  ^; K7 q2 `. N5 B3 d9．1．2 创建SiP版图模板 184
8 h! E* Y5 l5 f5 J9．2 创建版图项目 194
5 X" A8 B7 S; ^& J9．2．1 创建新的SiP项目 194
9．2．2 进入版图设计环境 195
9．3 版图相关设置与操作 196
9．3．1 版图License控制介绍 196
  q, m6 p+ Q0 q0 W1 r9．3．2 鼠标操作方法 197
7 f0 D- j. v% x9 O% b. b9．3．3 四种常用操作模式 199
% s6 |, r& M/ l1 h* L" e  A7 x9．3．4 显示控制（Display Control） 202
9．3．5 编辑控制（Editor Control） 207
5 w. \. u. u' T9．3．6 智能光标提示 213
9．4 版图布局 213
9．4．1 元器件布局 213
  _: J! k. J( u! ?7 l: o9．4．2 查看原理图 217
( I3 T& ~: U6 z3 _9．5 封装引脚定义优化 218
9．6 版图中文输入 218
  h: c4 E9 J( V5 y6 t1 T0 |0 v第10章 约束规则管理 221
10．1 约束管理器（Constraint Manager） 221
8 B$ Z9 a: v$ M" q% o4 l7 G, @10．2 方案（Scheme） 222
10．2．1 创建方案 223
10．2．2 在版图设计中应用Scheme 223
: G* y  S6 L& B( T4 k& ]" f. S10．3 网络类规则（Net Class） 224
( u# o* p3 ?3 T  P. a0 y6 @+ a10．3．1 创建网络类并指定网络到网络类 224
10．3．2 定义网络类规则 225
' t9 j/ U& `6 E% K10．4 间距规则（Clearance） 226
10．4．1 间距规则的创建与设置 226
10．4．2 通用间距规则 227
10．4．3 网络类到网络类间距规则 228
  D! t. |% a0 n10．5 约束类（Constraint Class） 229
" s( f! w7 t8 m0 Z) o, O, f10．5．1 新建约束类并指定网络到约束类 229
10．5．2 电气约束分类 230
10．5．3 编辑约束组 231
10．6 Constraint Manager和版图数据交互 232
; o9 H; b* t) A) U/ v  h$ h/ G5 V10．6．1 更新版图数据 232
10．6．2 与版图数据交互 233
2 q! Q# X( \4 y; `10．7 规则设置实例 233
) q  I  [4 r& N* K8 a/ V10．7．1 等长约束设置 233
9 q+ F2 s% V7 @5 H  O+ V2 z10．7．2 差分约束设置 236
10．7．3 Z轴间距设置 237
6 N+ S3 ]9 _, s0 i第11章 Wire Bonding设计详解 239
9 _! D, V+ e5 g+ c0 W11．1 Wire Bonding概述 239
, ^9 ?1 r& {: [" j: O0 g! K; i11．2 Bond Wire 模型 240
11．2．1 Bond Wire模型定义 241
11．2．2 Bond Wire模型参数 245
11．3 Wire Bonding工具栏及其应用 246
" n! q$ l5 w3 W) g11．3．1 手动添加Bond Wire 246
11．3．2 移动、推挤及旋转Bond Finger 247
( \* D. s9 ~' N11．3．3 自动生成Bond Wire 248
: q/ k- t+ Y2 ?5 z5 g7 s11．3．4 通过导引线添加Bond Wire 249
11．3．5 添加Power Ring 251
5 ^8 ~5 V8 c" t; t- a11．4 Bond Wire规则设置 252
11．4．1 针对Component的设置 253
11．4．2 针对Die Pin的设置 256
* N3 E6 j: H% g* ]# C  z11．4．3 在Die Pin和Bond Finger之间添加多根Bond Wire 258
11．4．4 从单个Die Pin扇出多根Bond Wire到多个Bond Finger 258
11．4．5 多个Die Pin同时键合到一个Bond Finger上 259
: A, L  j9 h+ H3 {% q* d: R11．4．6 Die to Die Bonding 259
11．5 Wire Model Editor和Wire Instance Editor 261
0 J' L( z1 z  T$ O: B5 i第12章 腔体、芯片堆叠及TSV设计 265
  _5 D: f0 W) C6 v% `: |: ^4 L12．1 腔体设计 265
4 P* g7 Q; u# o$ g& U12．1．1 腔体的定义 265
( `8 M! p( \7 V7 z# s! }12．1．2 腔体的创建 267
4 ^( q' U$ C' @! `8 {6 A! H12．1．3 将芯片放置到腔体中 269
0 U0 g" x* L2 c: F/ j7 Q" X12．1．4 在腔体中键合 270
12．1．5 通过腔体将分立式元器件埋入基板 271
12．1．6 在Die Cell中添加腔体实现元器件埋入 273
/ k/ h, }- J, J! V$ r4 L12．2 芯片堆叠设计 275
. s! z2 P- S, E* a5 n$ Z4 U6 a4 d12．2．1 芯片堆叠的概念 275
' A& [7 ~/ O" u$ q8 [12．2．2 芯片堆叠的创建 276
12．2．3 并排堆叠芯片 277
/ ^- {. p1 d: \  j% h12．2．4 芯片堆叠的调整及键合 278
12．2．5 芯片和腔体组合设计 279
2 ~- P. `+ S/ i' l0 k$ q* \8 c12．3 2．5D TSV的概念和设计 281
12．4 3D TSV的概念和设计 281
9 e4 k& W" K$ w4 d* U12．4．1 3D TSV的概念 281
12．4．2 3D TSV Cell创建 283
12．4．3 芯片堆叠间引脚对齐原则 284
( @9 c9 J. \" ~12．4．4 3D TSV堆叠并互联 284
12．4．5 3D 引脚模型的设置 286
' y, R9 s. k9 r6 t* m12．4．6 网络优化并布线 287
12．4．7 DRC检查并完成3D TSV设计 289
3 P  i2 _8 n* E+ n! N7 R第13章 RDL及Flip Chip设计 291
13．1 RDL的概念和应用 291
13．1．1 Fan-In型RDL 292
" V, T0 c: t3 S: u9 C4 m' E13．1．2 Fan-Out型RDL 293
+ s) b% r! a/ e& `13．2 Flip Chip的概念及特点 294
9 E1 i- {3 g( E+ A4 `+ u13．3 RDL设计 295
5 E4 g0 u+ I+ S1 @8 c13．3．1 Bare Die及RDL库的建立 295
6 `) ~, y/ g9 Z3 D13．3．2 RDL原理图设计 297
13．3．3 RDL版图设计 297
13．4 Flip Chip设计 301
* \! U" t4 N' p: P3 B# r13．4．1 Flip Chip原理图设计 301
; W( L0 A) [' f: C5 k# M13．4．2 Flip Chip版图设计 302
第14章 版图布线与敷铜 307
14．1 版图布线 307
14．1．1 布线综述 307
14．1．2 手工布线 307
14．1．3 半自动布线 312
. O$ f5 C: q6 ?1 T! m& y* Q/ b) k14．1．4 自动布线 315
. ^; }# k7 r2 }: r" D! b* V! A14．1．5 差分对布线 316
' t) k) _6 `! M6 m. u, }' M14．1．6 长度控制布线 319
14．1．7 电路复制 323
14．2 版图敷铜 325
- ?# _2 U9 `, I. D( h& e/ |14．2．1 敷铜定义 325
+ u2 r9 n  e+ u1 p+ o' G6 i7 g14．2．2 敷铜设置 325
; z9 ?) @. g$ }; D% [14．2．3 绘制并生成敷铜数据 328
1 D$ J+ _% W/ v14．2．4 生成敷铜排气孔 331
14．2．5 检查敷铜数据 333
第15章 埋入式无源器件设计 334
: \9 j1 j. B+ O/ g15．1 埋入式元器件技术的发展 334
15．1．1 分立式埋入技术 334
& m9 y2 l5 c; Q5 W) ^7 p15．1．2 平面埋入式技术 336
2 T8 y7 w7 `: G4 j  y/ N15．2 埋入式无源器件的工艺和材料 336
15．2．1 埋入工艺Processes 337
15．2．2 埋入材料Materials 342
15．2．3 电阻材料的非线性特征 346
- R  ~/ w( ]# a# ~15．3 无源器件自动综合 347
: G* Q8 ~& b! C5 J15．3．1 自动综合前的准备 347
15．3．2 电阻自动综合 349
7 X9 L2 T5 J- M/ y# ~1 Q2 t15．3．3 电容自动综合 353
15．3．4 自动综合后版图原理图同步 357
第16章 RF电路设计 359
16．1 RF SiP技术 359
16．2 RF设计流程 360
16．3 RF元器件库的配置 360
16．3．1 导入RF符号到设计中心库 360
! R6 N. S6 k9 n) y# p7 r; j16．3．2 中心库分区搜索路径设置 361
16．4 RF原理图设计 362
; t0 U; B+ |( u0 @- c( r7 f4 Z" U# @16．4．1 RF原理图工具栏 362
16．4．2 RF原理图输入 364
16．5 原理图与版图RF参数的相互传递 365
16．6 RF版图设计 368
. [4 \1 e) k  b5 s16．6．1 RF版图工具箱 368
6 d* e1 {0 {4 G' u  }( ?16．6．2 RF单元的3种类型 369
4 F( _5 G$ x' H1 o* T16．6．3 Meander的绘制及编辑 370
; B' c* r+ X" ]16．6．4 创建用户自定义的RF单元 372
16．6．5 Via添加功能 374
- k1 h, X: F) K# r( _# E16．6．6 RF Group介绍 376
, C# a6 q0 E( o- q16．6．7 Auto Arrange功能 377
16．6．8 通过键合线连接RF单元 377
16．7 与RF仿真工具连接并传递数据 378
1 S1 V7 Q3 d/ `- M9 l16．7．1 连接RF仿真工具 378
1 h& t8 t8 [5 R) n# Y16．7．2 原理图RF数据传递 380
16．7．3 版图RF数据传递 381
* M3 z- k6 C5 C第17章 刚柔电路和4D SiP设计 383
! e6 u/ U8 x" W) f! T  e# W3 p17．1 刚柔电路介绍 383
4 Y; E4 e. A% C$ \5 i8 y17．2 刚柔电路设计 384
! M0 t: L; x) w3 |17．2．1 刚柔电路设计流程 384
) w2 `& E& g7 u+ u) }) T& l; r' j17．2．2 刚柔电路特有的层类型 384
17．2．3 刚柔电路设计步骤 385
17．3 复杂基板技术 394
17．3．1 复杂基板的定义 394
17．3．2 复杂基板的应用 394
, f/ \% u1 _0 A0 `* u: j- ?17．4 基于4D集成的SiP设计 395
17．4．1 4D集成SiP基板定义 395
5 ?! j$ h$ W* t/ B& W7 y1 Z17．4．2 4D集成SiP设计流程 396
17．5 4D SiP设计的意义 400
+ Z" K* |" L( R4 B: T  Q8 X) U第18章 多版图项目与多人协同设计 401
! q3 p. |3 c+ P) {" U18．1 多版图项目 401
18．1．1 多版图项目设计需求 401
5 A  X9 V9 l9 t, U- G# w! ~* ^) g18．1．2 多版图项目设计流程 402
6 b6 c) Z, [. v! F4 E18．2 原理图多人协同设计 405
6 s& n2 T/ K" B) `( `8 b18．2．1 原理图协同设计的思路 405
18．2．2 原理图协同设计的操作方法 406
18．3 版图多人实时协同设计 409
18．3．1 版图实时协同软件的配置 411
3 f5 L1 k$ h% @18．3．2 启动并应用版图实时协同设计 412
第19章 基于先进封装（HDAP）的SiP设计流程 415
! F  h% r& {! r7 W- U19．1 先进封装设计流程介绍 415
- h* v$ A2 t9 I' d, \8 V19．1．1 HDAP设计环境需要的技术指标 415
7 t# E& \) t1 A6 L% p$ y19．1．2 HDAP设计流程 416
$ j0 T+ U: P+ V* b19．1．3 设计任务HBM（3D+2．5D） 417
19．2 XSI设计环境 418
9 H: C0 u0 f7 ?' {" V19．2．1 设计数据准备 418
3 Z; w5 F( \- \) ]0 i( L6 L19．2．2 XSI常用工作窗口介绍 419
3 W9 y" |, @- W& P19．2．3 创建项目和设计并添加元器件 420
19．2．4 通过XSI优化网络连接 428
19．2．5 版图模板选择 429
' ^( @5 W: @  N+ M19．2．6 设计传递 431
19．3 XPD设计环境 432
: j; n; `2 @  ]& }5 h- q6 Q19．3．1 Interposer数据同步检查 432
  m9 T9 o9 G4 {# X9 U! I( ]: ^19．3．2 Interposer布局布线 433
19．3．3 Substrate数据同步检查 434
! R' h& V* S: ~9 m* x19．3．4 Substrate布局布线 435
19．4 3D数字化样机模拟 436
19．4．1 数字化样机的概念 436
! s( E$ [. x2 U8 w2 I5 C19．4．2 3D View环境介绍 437
& i, c# g/ q( T19．4．3 构建HDAP数字化样机模型 438
第20章 设计检查和生产数据输出 444
2 g% G& u; a. z0 T20．1 Online DRC 444
& J. k9 K8 H1 m) _1 u, k: Z+ b20．2 Batch DRC 445
20．2．1 DRC Settings选项卡 445
20．2．2 Connectivity and Special Rules选项卡 447
20．2．3 Batch DRC方案 448
. c! l- H; s1 s- m9 @20．3 Hazard Explorer介绍 449
  Y$ S/ a& U3 M, \4 H' F0 ?( Y- R20．4 设计库检查 453
20．5 生产数据输出类型 453
; P$ r! e. |5 Y7 v: R20．6 Gerber和钻孔数据输出 454
" _0 w2 |- E4 Z4 ^* s20．6．1 输出钻孔数据 454
7 C6 k3 a/ l3 j8 x2 ^# ~7 o2 O. J9 h) [20．6．2 设置Gerber文件格式 457
1 ]& Q1 V9 h' F* j, I/ A3 b20．6．3 输出Gerber文件 458
) D4 A2 t0 ]2 h. T# ]  Q5 r( q20．6．4 导入并检查Gerber文件 460
- M* ~& m! @1 A, ?7 T! Z20．7 GDS文件和Color Map输出 461
2 E& L; O. z! n" q8 K& s20．7．1 GDS文件输出 461
20．7．2 Color Map输出 462
20．8 其他生产数据输出 463
. y. d+ y" V. q4 M8 F8 ?20．8．1 元器件及Bond Wire坐标文件输出 463
20．8．2 DXF文件输出 465
20．8．3 版图设计状态输出 465
20．8．4 BOM输出 466
第21章 SiP仿真验证技术 468
, @9 ^  T6 s0 C21．1 SiP仿真验证技术概述 468
; R* L2 w+ L7 M% ]: X! Z: L# S21．2 信号完整性（SI）仿真 469
21．2．1 HyperLynx SI 信号完整性仿真工具介绍 469
" Z; |  m# U, \, j4 g2 _21．2．2 HyperLynx SI 信号完整性仿真实例分析 471
4 ~1 p+ ?" X( k! u0 y/ h$ P/ ^21．3 电源完整性（PI）仿真 476
# h5 E: z$ x+ @( E21．3．1 HyperLynx PI 电源完整性仿真工具介绍 477
/ @0 R& `/ b" R% X0 I5 {# c: q21．3．2 HyperLynx PI 电源完整性仿真实例分析 478
21．4 热分析（Thermal）仿真 483
21．4．1 HyperLynx Thermal热分析软件介绍 484
& F3 ?, `( Q5 f$ V* q+ J& }21．4．2 HyperLynx Thermal热仿真实例分析 484
6 ~; z- _# ~' k* L21．4．3 FloTHERM软件介绍 488
21．4．4 T3Ster热测试设备介绍 489
21．5 先进3D解算器 491
, g' O* V6 I: J# v% S3 d" Z4 p21．5．1 全波解算器（Full-Wave Solver）介绍 491
21．5．2 快速3D解算器（Fast 3D Solver）介绍 491
21．6 数/模混合电路仿真 492
21．7 电气规则验证 493
21．7．1 HyperLynx DRC工具介绍 493
21．7．2 电气规则验证实例 494
2 h7 O' U2 f& @% c21．8 HDAP物理验证 499
4 V/ U& L; K4 J  @5 k21．8．1 Calibre 3DSTACK工具介绍 499
21．8．2 HDAP物理验证实例 500
; |4 W1 ?. [# e1 m. Y$ y第2部分参考资料及说明 506

# z  M/ t- f5 P5 \- L$ A9 Z4 r第3部分 项目和案例
3 k! a1 ~+ h+ f. J5 `第22章 基于SiP技术的大容量存储芯片设计案例 509
22．1 大容量存储器在航天产品中的应用现状 509
# u5 G4 h% h7 A# @22．2 SiP技术应用的可行性分析 510
22．2．1 裸芯片选型 510
22．2．2 设计仿真工具选型 512
6 W$ ^" C- ?' J% P' m22．2．3 生产测试厂家选择 512
22．3 基于SiP技术的大容量存储芯片设计 513
22．3．1 方案设计 513
22．3．2 详细设计 514
22．4 大容量存储芯片封装和测试 519
22．4．1 芯片封装 519
22．4．2 机台测试 522
22．4．3 系统测试 523
22．4．4 后续测试及成本比例 523
; [. H; c7 a! T4 T2 Y5 w22．5 新旧产品技术参数比较 525
9 c! y* a3 D* g. x  A$ l第23章 SiP项目规划及设计案例 526
9 k$ ~5 i3 s! @23．1 SiP项目规划 526
9 A  b  q2 W3 Z5 t7 s* C23．1．1 SiP的特点和适用性 526
23．1．2 SiP项目需要明确的因素 529
# P+ Z7 k: D7 d5 T4 J( S23．2 设计规则导入 530
23．2．1 项目要求及方案分析 530
23．2．2 SiP实现方案 532
23．3 SiP产品设计 534
23．3．1 符号及单元库设计 534
! k) ], c& l* H# S23．3．2 原理设计 535
' _  ]7 b" P2 @9 Z' V: D23．3．3 版图设计 535
- n6 F1 P' E" r; n# m  p23．3．4 产品封装测试 538
第24章 2．5D TSV技术及设计案例 539
5 a; Q) Y$ |& N, b- I  j24．1 2．5D集成的需求 539
$ v9 `! b1 d( R% w6 l- C0 r24．2 传统封装工艺与2．5D集成的对比 539
24．2．1 倒装焊（Flip Chip）工艺 539
& y' O: m& w! O2 Q1 M. l24．2．2 引线键合（Wire Bonding）工艺 540
& l7 n; f! j6 m4 V- ~  p1 t24．2．3 传统工艺与2．5D集成的优劣势分析 541
9 `2 A- ], y6 s: p& v5 d! n24．3 2．5D TSV转接板设计 542
# k1 d' Y3 q- N! k! ^24．3．1 2．5D TSV转接板封装结构 542
24．3．2 2．5D转接板封装设计实现 543
24．4 转接板、有机基板工艺流程比较 544
24．4．1 硅基转接板 544
1 y2 W" i3 y# A/ h; S# W24．4．2 玻璃基转接板 545
24．4．3 有机材料基板 546
24．4．4 两种转接板及有机基板工艺能力比较 546
/ |, K3 P) U8 a5 [24．5 掩模版工艺流程简介 546
& I* z8 `9 T5 c) \/ T  `+ E) c24．6 2．5D硅转接板设计、仿真、制造案例 547
3 v9 @/ N1 e" l8 i+ f24．6．1 封装结构设计 547
24．6．2 封装布线、信号及结构仿真 549
24．6．3 生产数据Tape Out及掩模版准备 552
& U4 W! y0 |' p2 T# k24．6．4 转接板的加工及整体组装 553
. y8 l8 i( A( @第25章 数字T/R组件SiP设计案例 554
8 f1 P3 D( l/ t3 o25．1 雷达系统简介 554
, a! p* D5 l4 t: x/ N5 y1 r$ t1 v/ }. n25．2 SiP技术的采用 555
" o) W9 F( d; ^( i8 G( F8 A25．3 数字T/R组件电路设计 556
0 _/ _( k# |! _" `2 Q3 b5 V* G25．3．1 数字T/R组件的功能简介 556
% A0 ^6 N6 J+ E. [  S9 [6 K* u25．3．2 数字T/R组件的结构及原理设计 557
9 A6 r9 ]4 y9 j; V+ t) C25．3．3 数字T/R组件的SiP版图设计 559
: y& Z& L6 s8 u; u3 p25．4 金属壳体及一体化封装设计 560
# |0 _) i. A% a# U) a& Y第26章 MEMS验证SiP设计案例 563
$ A0 |: [# V2 c3 x, c* G26．1 项目介绍 563
26．2 SiP方案设计 563
26．3 SiP电路设计 564
26．3．1 建库及原理图设计 565
26．3．2 SiP版图设计 566
26．4 产品组装及测试 571
第27章 基于刚柔基板的SiP设计案例 572
27．1 刚柔基板技术概述 572
" o) h  Z7 [7 \- J, [- |27．2 射频前端系统架构和RF SiP方案 573
, S+ a  g* l% M- B( W6 I4 n27．2．1 微基站系统射频前端架构 573
27．2．2 RF SiP封装选型 574
" M1 s. e" q" k2 L/ W+ {4 _6 L, {27．2．3 RF SiP基板层叠设计 575
1 ~4 |5 Q1 l" X. A27．3 基于刚柔基板RF SiP电学设计仿真 576
27．3．1 信号完整性设计和仿真 576
27．3．2 电源完整性设计与仿真 579
, f# ~* g5 b, R' ]; i1 n: ^7 k27．4 基于刚柔基板RF SiP的热设计仿真 581
3 e' F- _  h3 Z. H/ l# Y27．4．1 封装结构的热阻网络分析 581
0 `3 j' p- u& A  o' e: J27．4．2 RF SiP的热性能仿真研究 583
27．5 基于刚柔基板RF SiP的工艺组装实现 587
第28章 射频系统集成SiP设计案例 589
28．1 射频系统集成技术 589
+ M) S5 h! G. Y6 E9 s: g* o28．1．1 射频系统简介 589
28．1．2 射频系统集成的小型化趋势 590
+ |" I  g* D: j4 B1 U28．1．3 RF SiP和RF SoC 592
28．2 射频系统集成SiP的设计与仿真 594
28．2．1 RF SiP封装结构设计 594
28．2．2 RF SiP电学互连设计与仿真 595
28．2．3 RF SiP的散热管理与仿真 597
28．4 射频系统集成SiP的组装与测试 598
/ T" |# ~- b( |' O; Y! {7 K1 P& p2 O28．4．1 RF SiP的组装 598
28．4．2 RF SiP的测试 599
第29章 基于PoP的RF SiP设计案例 602
29．1 PoP技术简介 602
29．2 射频系统架构与指标 603
4 d. t2 c0 k8 |+ Y29．3 RF SiP结构与基板设计 606
29．3．1 结构设计 606
5 f9 i9 k$ w! ]  H! U- y29．3．2 基板设计 607
29．4 RF SiP信号完整性与电源完整性仿真 610
29．4．1 信号完整性（SI）仿真 610
+ n, m$ z% g# M; v$ ~8 u0 L29．4．2 电源完整性（PI）仿真 610
9 r* Z" V! k* a29．5 RF SiP热设计仿真 612
$ O6 l$ I+ u( ~# o29．6 RF SiP组装与测试 613
  H5 ]2 E& c6 m: A- A% A& `5 V0 `第30章 SiP基板生产数据处理案例 616
. i% N0 ?: h' o# Q2 n/ m30．1 LTCC、厚膜及异质异构集成技术介绍 616
) v0 z! C. P* h6 U  T/ O30．1．1 LTCC技术 616
; e$ m% x7 L8 R30．1．2 厚膜技术 617
5 G* ]( h: Q: j5 K3 B30．1．3 异质异构集成技术 617
30．2 Gerber数据和钻孔数据 618
1 r# K$ v5 Z  H! r% e  `5 t; A30．2．1 Gerber数据的生成及检查 618
30．2．2 钻孔数据的生成及比较 621
0 @" g0 \# C0 h/ r9 d' r30．3 版图拼版 622
) b8 y0 e- i" g" {& a/ _30．4 多种掩模生成 624
8 _/ H: ?, M# Y0 J. O$ M8 d% M! f30．4．1 掩模生成器 624
6 a6 H; m. C, U5 }% {* [30．4．2 掩模生成实例 626
第3部分参考资料 630
后记和致谢 632

APP_338522

李总应该把书上的例子放上来让大家练习

li_suny

APP_338522 发表于 2021-7-2 14:22
3 i4 }5 o! J. _3 M李总应该把书上的例子放上来让大家练习

2 l4 r( d* L( K( X# j! P0 }谢谢建议，我找一个合适的例子！

ytmgadw

书看了，非常不错

wenspig

你好 这本书使用的设计软件是metor还是cadence？

li_suny

ytmgadw 发表于 2021-7-7 21:49
# L5 R. [) S! I) e7 c8 Z书看了，非常不错

谢谢评价！

li_suny

wenspig 发表于 2021-7-28 10:00
2 ?. p! _  M& `, h+ I你好 这本书使用的设计软件是metor还是cadence？

7 e; b! l7 O* g  T, ]" [第一部分概念和技术，第三部分项目和案例均和软件无关；第二部分设计和仿真，用的是Mentor，现在称为Siemens EDA。
- d. n. d& A! x; V, P' `