|
《基于SiP技术的微系统》目 录 $ l6 k. m. b0 N+ \4 Y; d0 d
' K$ R1 X3 ]# Y8 O- @
第1部分 概念和技术( z" c- {" F! h& E* l
第1章 从摩尔定律到功能密度定律 3
4 _! K7 v2 s: i' N, F0 [7 M0 e- H1.1 摩尔定律 3) v0 x% T) b9 M ?# V; \
1.2 摩尔定律面临的两个问题 4% s$ b* y9 A8 y& x
1.2.1 微观尺度的缩小 4
- K' q E# H( {! ]* j( l0 ^+ g1.2.2 宏观资源的消耗 6( L, B" c7 C# G4 B' X" W5 g
1.3 功能密度定律 101 u1 w5 f# a6 V$ }. x
1.3.1 功能密度定律的描述 10
, Y/ f, H& v: k, h n e3 s1.3.2 电子系统6级分类法 11. v2 e$ Y( ?4 R7 b
1.3.3 摩尔定律和功能密度定律的比较 13! _' x* G1 L- z! `9 u2 a7 m6 ]4 b! j
1.3.4 功能密度定律的应用 14
- o) T- G2 Z; L/ u7 N1.3.5 功能密度定律的扩展 17
7 A% N" y5 C6 b! H' l! A0 T7 B2 E4 Y1.4 广义功能密度定律 17
I1 \3 z% h7 k/ I, W1.4.1 系统空间定义 186 U( I6 k; u4 z* E4 x& c
1.4.2 地球空间和人类宇宙空间 18' p9 f( j2 H; B- G: Y$ d
1.4.3 广义功能密度定律 208 R5 N$ x0 o& _" t% I& l! J. D! I8 C+ ~
第2章 从SiP到Si3P 21
- o" {( Y$ e( g$ ]/ I C* ^2.1 概念深入:从SiP到Si3P 21) F' g0 {: t) x
2.2 Si3P之integration 23
) V( S; b* [# q$ c! s( l9 x, n2.2.1 IC层面集成 23
" p/ G) A# ]' `9 e' X( w2 k/ a2.2.2 PCB层面集成 26
- @3 R# l& S# h, e6 y' T! A2.2.3 封装层面集成 28+ s! M4 r) H$ L; n I7 s4 `
2.2.4 集成(Integration)小结 304 F8 b0 F! O8 l/ s% V8 w
2.3 Si3P之interconnection 31
; ]' Y8 h% k3 t6 Z2.3.1 电磁互联 31
# |! X( m# V& v0 H4 N5 v2.3.2 热互联 368 L; z s4 P+ l( v; \: k+ W
2.3.3 力互联 37
1 j) L# x$ I+ D) d5 a' }2.3.4 互联(interconnection)小结 39
" N. ~& ~, F2 B$ Y2.4 Si3P之intelligence 39. x$ J( J+ b; C0 O
2.4.1 系统功能定义 40
% p1 q ^: x4 G( r2.4.2 产品应用场景 41
8 m, r1 n6 Y8 R+ Z2.4.3 测试和调试 41
% ?( S% x9 {8 N% L2.4.4 软件和算法 42
* d" n5 Z$ y% }$ s% i: ]( r2.4.5 智能(intelligence)小结 44
5 {+ V- d% f( p2 i- j5 Q. G0 {$ d2.5 Si3P总结 44+ N# L7 S" w' T! [2 `: c' X
2.5.1 历史回顾 446 ]+ N" A9 D l' t3 \+ B
2.5.2 联想比喻 45& H! F; S2 o7 Q+ L
2.5.3 前景预测 46
; w4 D% K6 P! j R" r第3章 SiP技术与微系统 47
+ G0 R' {0 P Z# o$ |3.1 SiP技术 47
c. S3 }. o" q$ h, T- ]3.1.1 SiP技术的定义 47& `2 q4 U) t9 S# Z3 H
3.1.2 SiP及其相关技术 48; g5 H& }5 P. E) w+ _) l* i6 O, r
3.1.3 SiP还是SOP 50$ V5 A* A& f/ c5 d( V( Y
3.1.4 SiP技术的应用领域 51
5 j# x5 F5 @8 g4 H% z3.1.5 SiP工艺和材料的选择 55
3 D! Y3 c/ d3 l5 ^3.2 微系统 57# M# W, j. q2 r. f* Y8 i$ j( T
3.2.1 自然系统和人造系统 57- f# T" t2 D" }& L6 s4 p
3.2.2 系统的定义和特征 587 P; J& w4 ~$ y2 {' k! ~
3.2.3 微系统的新定义 59( q1 ~; G) L" H3 k
第4章 从2D到4D集成技术 61$ F- e6 a% Z) O: n* C% B/ s+ t: I
4.1 集成技术的发展 61
+ o7 M7 y! Q5 k% h4.1.1 集成的尺度 61& ]/ N: @% R( H
4.1.2 一步集成和两步集成 62
9 F3 F, p9 u% y: N! L7 w9 b4.1.3 封装内集成的分类命名 63
" G9 m+ Q7 l; l+ [2 D( ~4.2 2D集成技术 64$ ` n5 A) U8 K6 [0 h+ P3 B
4.2.1 2D集成的定义 64" L" u$ l+ C, x& \3 O
4.2.2 2D集成的应用 64+ U7 A+ a3 i4 M$ K( M; c+ s& r+ `8 p; w3 w
4.3 2D+集成技术 65
; O4 O+ d! [8 |/ c6 b3 n4.3.1 2D+集成的定义 65+ |6 b b0 J6 X. ]: S2 o+ A0 p
4.3.2 2D+集成的应用 66& `2 Y7 T1 Q3 c. F
4.4 2.5D集成技术 67* d" |) z/ ]' V! A* y
4.4.1 2.5D集成的定义 67
! V/ c0 v# i7 E4 B: c/ R4.4.2 2.5D集成的应用 67
. n$ `- P) r# x$ C4.5 3D集成技术 68& _0 c- E. E: L4 ?, i
4.5.1 3D集成的定义 684 q3 x- I6 B" c) n8 t. G
4.5.2 3D集成的应用 69! |+ _7 v* F2 u, }6 i
4.6 4D集成技术 70
. G# t. |* \' @$ o* Z4.6.1 4D集成的定义 70
) O' g$ y f. ?4.6.2 4D集成的应用 71
! h0 X+ e R2 A2 L% y& d4 A8 G* v4.6.3 4D集成的意义 739 d% x* Y0 ]7 M# G0 p
4.7 腔体集成技术 736 H5 |7 x: d- {# y* c
4.7.1 腔体集成的定义 73% y- _8 b: x3 V& z+ ~) O
4.7.2 腔体集成的应用 74
5 P, Z2 u/ H+ V! L" w7 y3 Y4.8 平面集成技术 76
- o- {" |1 ^* E0 ?; Q4.8.1 平面集成技术的定义 76
5 c- @- e; G' V9 [; ?5 k3 }$ f; ^$ q4.8.2 平面集成技术的应用 76
: G8 I( L0 U8 W8 g0 \2 z2 c4.9 集成技术总结 78
0 s/ G+ Q; a. C/ E( `( w4 U第5章 SiP与先进封装技术 80, t- Q; j3 U7 U0 x# p; K
5.1 SiP基板与封装 80, q( D* n- U/ N4 z
5.1.1 有机基板 80
- b# l* ?- `( O. |/ l B! L2 W5.1.2 陶瓷基板 82
( D7 N7 L4 W5 t& m+ N5.1.3 硅基板 85
0 D- r/ A* ~+ H5.2 与先进封装相关的技术 850 x+ O% w. A) f/ ?) m1 f6 _% [
5.2.1 TSV技术 860 D0 Y7 v0 s, x' k, Q# \
5.2.2 RDL技术 87
6 P% B( R9 h0 E) P3 Y, Z: y5.2.3 IPD技术 88
1 A# Q1 }3 z1 P5.2.4 Chiplet技术 898 x8 P" ^! N$ R% W! L/ Z' O
5.3 先进封装技术 92
- ~: v, z' n+ C7 K) R1 g8 ]5.3.1 基于XY平面延伸的先进封装技术 93
' ]! h6 ^# a T. B, g' J L% K2 o5.3.2 基于Z轴延伸的先进封装技术 96- h$ @- U( P# f' w+ j; n: t
5.3.3 先进封装技术总结 103' {9 a, d! M0 K2 W, v. Y' Q
5.3.4 先进封装的四要素:RDL、TSV、Bump和Wafer 104
5 v- S) E, Q/ o3 S5.4 先进封装的特点和SiP设计需求 105" h) ]! I6 r% e
5.4.1 先进封装的特点 105$ \5 }' w: j8 v( L b
5.4.2 先进封装与SiP的关系 1068 z. [0 }8 x4 L1 R9 j
5.4.3 先进封装和SiP设计需求 107
" w: G, [7 v5 j, N- X3 t7 v第1部分参考资料及说明 108
) e0 N e7 w5 y+ }8 d5 Z0 f+ ?
# Z" t' D3 E3 k# [4 t0 V* C, T V第2部分 设计和仿真
( H# r- r: I4 E2 x& K, D+ [' g第6章 SiP设计仿真验证平台 111; e% W, v; c6 \. w3 S" \4 }- g
6.1 SiP设计技术的发展 111
* { q; K! G* V6 P+ q. @, `: B* A' Z0 Z6.2 SiP设计的两套流程 112
9 f* f' ^* M5 V( W6.3 通用SiP设计流程 1128 O7 e6 M- g6 s9 K3 ?
6.3.1 原理图设计输入 112, P$ o- {1 X, d3 W0 }; ~- H H
6.3.2 多版图协同设计 112( `2 Q0 O' Y7 I" a. p
6.3.3 SiP版图设计9大功能 113
2 `: X$ P2 V) f0 ]3 b, O6.4 基于先进封装HDAP的SiP设计流程 118
# H% o: M. S7 ?% F' e* |6.4.1 设计整合及网络优化工具XSI 1196 T: d5 |/ X% Y5 X( h
6.4.2 先进封装版图设计工具XPD 120
& P. [+ @ A0 R1 ^6.5 设计师如何选择设计流程 121
) i# @+ [# B7 M. ~7 w- K6.6 SiP仿真验证流程 122
* U$ X' u% ?5 L4 W6.6.1 电磁仿真 122
& H6 O+ @3 T) [ u |, ^4 w+ R6.6.2 热学仿真 124/ \5 w, S: s% w% l7 a; }& v- T
6.6.3 力学仿真 125 q8 Z' f. K9 T( F1 N
6.6.4 设计验证 125, n8 c. \5 c/ W4 y2 Z2 p$ {) w. y4 b6 _
6.7 SiP设计仿真验证平台的先进性 1273 k/ y% O+ z# }! B7 p, O
第7章 中心库的建立和管理 129
# R$ U7 h% f/ D9 A3 G# |7.1 中心库的结构 129
! Q2 O4 A7 Y8 R8 B- T' R3 f7.2 Dashboard介绍 130' T# n: a( T$ r$ r9 g
7.3 原理图符号(Symbol)库的建立 131$ v# W1 x' Y, D8 J+ W5 U+ n
7.4 版图单元(Cell)库的建立 136
+ e. v! B$ ?5 c! s3 w$ F. b7.4.1 裸芯片Cell库的建立 136
. J+ f/ p* L: A6 C7.4.2 SiP封装Cell库的建立 141" t. j5 p9 z6 I
7.5 Part库的建立和应用 145
9 h' e+ T# w; p0 C: @% R7.5.1 映射Part库 145! {( [- @6 E# C9 E# Q
7.5.2 通过Part创建Cell库 1475 N3 z; K, e- l1 u9 [! b# N
7.6 中心库的维护和管理 148& W# u2 V0 ]- k7 B% V) ?1 n& [
7.6.1 中心库常用设置项 149
G2 x; @* ^" ]! I; |! E/ y2 }" Q7.6.2 中心库数据导入导出 149
' A* r# Y5 V+ i$ H第8章 SiP原理图设计输入 152+ }$ X& |: F E2 W7 s# r
8.1 网表输入 152
+ v+ d7 V* C- B4 _% R. D8.2 原理图设计输入 154+ c, ]" F/ L% u1 A5 f/ R# E, V% Z
8.2.1 原理图工具介绍 154' l& |; t2 x+ G7 Z2 ?
8.2.2 创建原理图项目 1620 t# ^* D: i6 Q6 _0 q, N7 X& q
8.2.3 原理图基本操作 163- n! E3 G: T4 t* D. }& Y" n4 j
8.2.4 原理图设计检查 167
" @0 }* W8 w% ]5 F- F1 x8.2.5 设计打包Package 169$ |" R# c. u9 n+ ~$ X
8.2.6 输出元器件列表Partlist 172
. J- G& D G# Z, T8.2.7 原理图中文菜单和中文输入 173; z a6 Z7 j5 s# @1 q" C" B/ n
8.3 基于DataBook的原理图输入 175
8 X, @! X- t, A: Q8.3.1 DataBook介绍 175
- e1 l1 t; \2 s2 X' b$ V7 u8.3.2 DataBook使用方法 176
" |! P& L3 u$ k. G' X8.3.3 元器件属性的校验和更新 178
) d" y& @6 j* }% I$ e6 W3 @8 Y8.4 文件输入/输出 179/ E+ N' _' ^, E' w$ {
8.4.1 通用输入/输出 179# L3 T) k/ L" j/ a; s, F- O
8.4.2 输出到仿真工具 181
, V5 G% \! `- @! X第9章 版图的创建与设置 183
* }. ?- }3 R. E5 l2 H" r9.1 创建版图模板 183
/ m5 L( m/ i# Q, I9.1.1 版图模板定义 183
$ E! d0 i# b' G9.1.2 创建SiP版图模板 184
m) Z e- O: G: y" E R, T( M9.2 创建版图项目 194
, U6 e. j0 _" X3 v- n, s. C5 |9.2.1 创建新的SiP项目 194. O' J6 Z7 N% S6 s4 L5 v- V2 ~. |
9.2.2 进入版图设计环境 1957 `* _2 h/ N5 J. c$ S
9.3 版图相关设置与操作 196+ a4 e* F+ _+ Y# w( t/ I
9.3.1 版图License控制介绍 196
7 C. F: }: z" j/ r! K0 B9.3.2 鼠标操作方法 197$ j8 t1 M% R! U1 D# I- |- ]! Y
9.3.3 四种常用操作模式 199( q; w O/ Y8 t
9.3.4 显示控制(Display Control) 202
# r \4 ^3 Z2 ~7 Q9.3.5 编辑控制(Editor Control) 207
1 `8 m) K4 _" N+ v9.3.6 智能光标提示 213
+ q S/ u- A' X A- S6 J9.4 版图布局 213" P- j0 B5 U. r+ v2 q6 z' ~
9.4.1 元器件布局 213
/ Z2 p1 {& E9 X5 g% J9.4.2 查看原理图 217& t' m$ j' t6 y0 i
9.5 封装引脚定义优化 218
1 l; P0 c U7 q5 R9.6 版图中文输入 218
+ P/ R; w6 p2 K6 B7 _$ Q& \第10章 约束规则管理 221- O0 L6 d5 ^. A: D& p+ D
10.1 约束管理器(Constraint Manager) 221 S" I4 t% T1 {% B4 _# K. X
10.2 方案(Scheme) 222# b/ i* l; x, v% a
10.2.1 创建方案 223; p3 t$ K6 z. b
10.2.2 在版图设计中应用Scheme 223+ Z' s6 g2 G$ I, [- @- M# ?
10.3 网络类规则(Net Class) 224
w! D% V* r/ d& K10.3.1 创建网络类并指定网络到网络类 2247 d4 a& ]% X d7 R+ I8 U
10.3.2 定义网络类规则 225
, } B/ u2 _ G; q8 Y) N10.4 间距规则(Clearance) 226
" R) q: r8 J8 }6 j0 ?8 }' s10.4.1 间距规则的创建与设置 226
4 K7 ^; D4 _ W$ W$ ]4 a- N10.4.2 通用间距规则 227( L, E% i. h5 E
10.4.3 网络类到网络类间距规则 228
; m; O b% r! l3 [2 H1 Y10.5 约束类(Constraint Class) 229
, ~+ \9 H0 Z9 r* G10.5.1 新建约束类并指定网络到约束类 229$ [+ H8 `2 h. f! t0 O
10.5.2 电气约束分类 230
! D' n* x: t! ?6 q10.5.3 编辑约束组 231
" u6 C7 i `" t* q% A* ~: v2 Z10.6 Constraint Manager和版图数据交互 232/ k: j* q: x1 z
10.6.1 更新版图数据 232 N. N6 k' j+ W
10.6.2 与版图数据交互 233
! O- |( E* H: j9 b2 h4 m; Q10.7 规则设置实例 233
- j) P! _; W7 @% e' F% A `10.7.1 等长约束设置 233$ K3 U, F/ o9 K
10.7.2 差分约束设置 2361 N. M" | G9 C3 v! E
10.7.3 Z轴间距设置 237
* m) F8 ]3 G& C第11章 Wire Bonding设计详解 239 Y9 Z' x# ~$ F n5 [, }
11.1 Wire Bonding概述 239
- ^8 \: z# c4 u% k9 S2 |0 @11.2 Bond Wire 模型 240
$ x. D O6 s! L11.2.1 Bond Wire模型定义 2413 E( z9 a# S ~! q" A
11.2.2 Bond Wire模型参数 245
9 |: a8 ]0 V! {- S. J+ v11.3 Wire Bonding工具栏及其应用 2461 C/ F, j f3 M1 N
11.3.1 手动添加Bond Wire 246
: R0 b; k, x! I$ Z11.3.2 移动、推挤及旋转Bond Finger 247/ ?5 J5 v% n, i% j
11.3.3 自动生成Bond Wire 248
( I3 ^" q, Y4 e/ I4 i% {11.3.4 通过导引线添加Bond Wire 249
/ ?' }( d' Q4 ?5 H9 G/ r! J% f0 u11.3.5 添加Power Ring 2517 } }; g( v; }
11.4 Bond Wire规则设置 2526 r! F) K1 W0 _! S
11.4.1 针对Component的设置 253! @7 p' m3 ^# J2 x8 w& k
11.4.2 针对Die Pin的设置 2566 Z+ a7 L1 Q. Y4 s7 \# E
11.4.3 在Die Pin和Bond Finger之间添加多根Bond Wire 258
- u% V$ N6 F" {; s: Q2 _: v11.4.4 从单个Die Pin扇出多根Bond Wire到多个Bond Finger 258
3 P+ C4 o- H# q4 G* I. _* o1 T11.4.5 多个Die Pin同时键合到一个Bond Finger上 259$ _- n' ?1 q5 a. W" k2 h
11.4.6 Die to Die Bonding 259, _$ X- l; a4 y1 a7 i! S" _1 F
11.5 Wire Model Editor和Wire Instance Editor 261
0 R _! }4 ~0 V第12章 腔体、芯片堆叠及TSV设计 265 v/ {2 |4 \ v4 u" I( Y7 y$ h
12.1 腔体设计 265
' b" I( u/ I# i0 t3 r12.1.1 腔体的定义 265) W# ^4 @5 Y2 F7 c$ e
12.1.2 腔体的创建 267: ?; Z8 j4 f* x: `% k
12.1.3 将芯片放置到腔体中 269; G# Z2 L6 Q8 n" [8 s
12.1.4 在腔体中键合 270
0 ?9 X& e8 l4 P0 k3 \7 k9 F12.1.5 通过腔体将分立式元器件埋入基板 271
1 j0 y6 r0 R: O0 n* }. q% B( |12.1.6 在Die Cell中添加腔体实现元器件埋入 273
+ a" F/ O5 {0 I12.2 芯片堆叠设计 275# k( F- y( I* w1 F/ |3 j% d0 Q
12.2.1 芯片堆叠的概念 275- ]: y3 l. [( r% W4 ^
12.2.2 芯片堆叠的创建 276
0 a, e/ W$ u o3 w" `12.2.3 并排堆叠芯片 277
7 D" q- {: U0 _; T/ t12.2.4 芯片堆叠的调整及键合 278
: E5 Z# ]9 e6 Q$ F! [1 Y12.2.5 芯片和腔体组合设计 2793 {0 T/ M: l4 c2 ^0 ]6 `! h: o
12.3 2.5D TSV的概念和设计 281% T7 `4 a1 Z2 U! |5 Z+ v
12.4 3D TSV的概念和设计 281- |5 E6 E$ I5 S- s9 X4 `$ g
12.4.1 3D TSV的概念 2811 k( h/ y3 m- h( A4 x
12.4.2 3D TSV Cell创建 283- ?9 M% N, \8 I* Q ^/ E& f
12.4.3 芯片堆叠间引脚对齐原则 2842 w; L* z8 C1 u, `) ?" K; u
12.4.4 3D TSV堆叠并互联 284
1 G/ q0 N/ v) ], v6 t12.4.5 3D 引脚模型的设置 2861 x8 z# n8 }* e
12.4.6 网络优化并布线 287' r* l% y8 R2 F( f
12.4.7 DRC检查并完成3D TSV设计 289' h7 v3 I7 D( H1 F9 C
第13章 RDL及Flip Chip设计 291; |' r% T3 m+ X6 O% ?: {0 k
13.1 RDL的概念和应用 291
6 b0 ]7 ^4 w% e; q( C4 r9 [- ~' ~3 \13.1.1 Fan-In型RDL 292
1 M; Y' R! ?% e3 x13.1.2 Fan-Out型RDL 293. v/ H/ H0 M+ d0 _0 R- a0 K# C/ J
13.2 Flip Chip的概念及特点 294
' A3 N" N5 E. {7 o( i B1 w, S13.3 RDL设计 295: ^, X9 J7 e: u& ]" }" ~4 |
13.3.1 Bare Die及RDL库的建立 295
! o2 G0 s0 F; w" p+ |+ p13.3.2 RDL原理图设计 297( D& w$ W5 Q: ~( u1 f( v- R
13.3.3 RDL版图设计 297+ {" E' X5 S6 ^% O$ [5 S/ p7 z; z
13.4 Flip Chip设计 3018 ?3 E% H0 l4 C' K3 n/ B W
13.4.1 Flip Chip原理图设计 301$ `+ q: Q, _; T; I4 U6 ^! w7 q
13.4.2 Flip Chip版图设计 3028 Z: J- @2 C, D4 |3 B
第14章 版图布线与敷铜 307
( m, U: x* N& n2 U, ?$ o6 e14.1 版图布线 307
, z1 S# ?1 B8 m# |+ k+ A14.1.1 布线综述 307# D# w' n' E' H# w! e# u& y4 ^ v! \5 h
14.1.2 手工布线 307
" {" I2 [; r9 G; j) m; }% R+ C14.1.3 半自动布线 312
0 t6 K; x/ }: T14.1.4 自动布线 315
# w7 J* @! G9 k: Z14.1.5 差分对布线 3160 P6 s- [% ?& p( `; y
14.1.6 长度控制布线 319- x1 a. }4 A1 x( ~: V$ ?: Q+ q
14.1.7 电路复制 323* v b+ S8 ~4 J0 L% K
14.2 版图敷铜 325) y) R/ y4 ^9 d( B: A( @
14.2.1 敷铜定义 325
6 y% ~" e( U( r- O, ?- m14.2.2 敷铜设置 325
: Z2 q1 h1 i" S% A, n/ ^# {) h% v14.2.3 绘制并生成敷铜数据 328
/ C- Z g; p9 c8 v% \" ]14.2.4 生成敷铜排气孔 3316 k* R4 h" {* S4 c' b2 J
14.2.5 检查敷铜数据 333
2 X* P! J4 j+ | ~: B* E第15章 埋入式无源器件设计 334
7 |$ x& E3 Y# H+ o- c( P15.1 埋入式元器件技术的发展 334: q) k0 b9 |% Y, }* v0 M) ~# g5 |/ y
15.1.1 分立式埋入技术 334
) ~+ L9 M8 }# Y5 r& I15.1.2 平面埋入式技术 336/ E/ ]7 Q( V$ b7 Z/ O8 T. {
15.2 埋入式无源器件的工艺和材料 336% k4 W' H' C2 f8 |% v$ _. ?8 _
15.2.1 埋入工艺Processes 337
- ?# K9 v7 U& w0 t, ]6 [" P15.2.2 埋入材料Materials 342" W4 o* R5 H$ M7 U5 U* a5 q. C
15.2.3 电阻材料的非线性特征 346
2 o& f" C& r5 x' U15.3 无源器件自动综合 347
0 g& N$ W9 f0 O8 w15.3.1 自动综合前的准备 347
, Y/ g9 c0 t& k# \+ {15.3.2 电阻自动综合 349
+ r. U. H' [, U7 K" z# Z3 N15.3.3 电容自动综合 353
% n/ E$ N& v. j, C7 Z& t8 w15.3.4 自动综合后版图原理图同步 357
" @: R4 r2 _/ X8 m第16章 RF电路设计 359
5 w7 d; x( R# a% V% T& M16.1 RF SiP技术 359
* G' o+ z" d. F16.2 RF设计流程 3606 c/ i) I4 E9 [ ?5 o
16.3 RF元器件库的配置 360& k9 Z2 n0 F% ?5 u! v" Z$ \' L
16.3.1 导入RF符号到设计中心库 360; j" P S! i: |" u. O t
16.3.2 中心库分区搜索路径设置 361# ]# S+ E) e0 m4 T% S4 B; O/ z
16.4 RF原理图设计 3622 u5 E4 b) `1 }
16.4.1 RF原理图工具栏 362! K: I- x: f9 d1 L$ H
16.4.2 RF原理图输入 364. B! m# i- T& A5 z3 E4 |
16.5 原理图与版图RF参数的相互传递 365
& O. e# f' p& f; G16.6 RF版图设计 3689 D) l" ~# \( n: M! t4 F3 h
16.6.1 RF版图工具箱 368
: j- M$ V9 K. Z16.6.2 RF单元的3种类型 369
. A3 I/ b5 p' P1 R" i16.6.3 Meander的绘制及编辑 370
* t0 {9 c1 m, {0 u6 y9 ~: y16.6.4 创建用户自定义的RF单元 372: S. x/ b( ~) `% H$ Z' b6 B/ h& b
16.6.5 Via添加功能 374
$ y" y4 l# c4 F# V16.6.6 RF Group介绍 376
0 L; {9 B0 X: g6 [' t16.6.7 Auto Arrange功能 377% Y+ f9 w k. R* |: ?- z
16.6.8 通过键合线连接RF单元 377
5 V* q2 g, o( w4 B" ^2 q f( r16.7 与RF仿真工具连接并传递数据 378
. E* y l- a$ O9 y16.7.1 连接RF仿真工具 378
: I6 R- F: S$ W8 [* v+ [16.7.2 原理图RF数据传递 380
- F t, V' g7 r2 a16.7.3 版图RF数据传递 381
. c9 ]3 i; H( H8 @) q; H" s4 n! v第17章 刚柔电路和4D SiP设计 3839 c: I+ ~: x' N, o+ @
17.1 刚柔电路介绍 383, f( u$ t, m/ Q( ?; o2 a2 R
17.2 刚柔电路设计 384
0 a6 a: N1 Y) S5 S# \9 [17.2.1 刚柔电路设计流程 3840 T5 l: s# D8 a* ^1 h+ K
17.2.2 刚柔电路特有的层类型 384
" l( j1 k- U( E8 x; H/ v17.2.3 刚柔电路设计步骤 3854 e6 `* H# M$ N) H/ F4 ]
17.3 复杂基板技术 3946 _7 \7 {( s) }8 r0 f$ ~
17.3.1 复杂基板的定义 394
! {) C- {7 u; ?" ?8 T7 J17.3.2 复杂基板的应用 394% O* G1 Y+ _/ I
17.4 基于4D集成的SiP设计 395
+ R( U, ~: n* P% a& ^17.4.1 4D集成SiP基板定义 395
: M! @$ g/ h7 g# l17.4.2 4D集成SiP设计流程 396! m" X2 i' \* j0 T) P
17.5 4D SiP设计的意义 400
) C' E8 v! l/ P% U第18章 多版图项目与多人协同设计 401
$ A. F! K6 ^# Z' a( @; ^18.1 多版图项目 401: {2 \( Z& `( B( z3 ?' t
18.1.1 多版图项目设计需求 401
# V7 Z1 X# O6 a: i1 [9 U( i18.1.2 多版图项目设计流程 402
% U5 A7 l6 H y4 n5 x; [18.2 原理图多人协同设计 405
; C# F+ @& g @- T @18.2.1 原理图协同设计的思路 405* Y! x: M$ K: s0 {: d8 T9 t
18.2.2 原理图协同设计的操作方法 406. X8 U9 A6 b$ `1 B" M7 W
18.3 版图多人实时协同设计 409. U( r. o9 M# L$ c' }6 g
18.3.1 版图实时协同软件的配置 411. n% M+ n) g: [' O9 O9 Y2 p
18.3.2 启动并应用版图实时协同设计 4121 A1 w8 `! A. `4 X
第19章 基于先进封装(HDAP)的SiP设计流程 415/ _) Z# ~# [3 L9 n0 q5 E! B5 G/ w
19.1 先进封装设计流程介绍 415
" Y. N# Q4 h# [: B. _: z# Y- K19.1.1 HDAP设计环境需要的技术指标 415
. f" i0 B! K3 H& S19.1.2 HDAP设计流程 416
$ r' c5 c, G" s, g19.1.3 设计任务HBM(3D+2.5D) 417
# J6 O \8 N/ v [( Y7 S19.2 XSI设计环境 418
1 p e! x6 m3 A; X' U$ A1 t) g8 G6 C# y19.2.1 设计数据准备 418) l) B4 z# R2 H4 q
19.2.2 XSI常用工作窗口介绍 419. Y9 ^' Q: W: U* J
19.2.3 创建项目和设计并添加元器件 4204 \& s1 J3 C6 [5 J" d ~
19.2.4 通过XSI优化网络连接 428# _6 S7 V+ b/ S4 r) [+ y
19.2.5 版图模板选择 4293 f& y# c* E8 r: e/ Z- q. E
19.2.6 设计传递 431
! A+ k' i1 [ z: h# v% e19.3 XPD设计环境 432
& ]# m: ^) F9 \7 l19.3.1 Interposer数据同步检查 432
" d6 S0 m* M0 @$ B4 D7 G, B% @19.3.2 Interposer布局布线 433
" p' G2 M# o' E( g# Q$ o19.3.3 Substrate数据同步检查 4342 T! `3 ]$ V) i
19.3.4 Substrate布局布线 435$ ?' T7 R& O# ~, L+ ]( o
19.4 3D数字化样机模拟 4360 H0 a2 ~& M: A
19.4.1 数字化样机的概念 436/ Q; Z/ w4 h/ y4 M3 W
19.4.2 3D View环境介绍 437# X+ k; p) i5 ^( ?0 E# Q
19.4.3 构建HDAP数字化样机模型 4387 q! ?4 f: d; I g1 j& C& H
第20章 设计检查和生产数据输出 444
0 Y: k& n/ O2 ?, x j$ U$ l4 s0 I0 m D20.1 Online DRC 444
" j2 y( s3 _. E3 m& W( G$ V20.2 Batch DRC 4459 a5 \% }) l: {9 q: [; {
20.2.1 DRC Settings选项卡 4455 [! m3 f6 f* O+ U5 x; W+ E" h
20.2.2 Connectivity and Special Rules选项卡 4471 J$ d' Q, K, i, N
20.2.3 Batch DRC方案 448
0 u% b6 K; k8 K. I20.3 Hazard Explorer介绍 449
8 m1 l& R! G7 r20.4 设计库检查 453 K" F' Q1 E0 L" J
20.5 生产数据输出类型 453) N" ?1 d9 v4 Y W# [9 |
20.6 Gerber和钻孔数据输出 454$ l+ Y1 h1 `# O% |
20.6.1 输出钻孔数据 4543 p: T( |( d: {) k. F$ `! }
20.6.2 设置Gerber文件格式 4575 ^' H! Z/ j6 _" `- a8 G% S& b- y ^
20.6.3 输出Gerber文件 458. A0 {" P: E/ h
20.6.4 导入并检查Gerber文件 460, P+ s, q( a l2 {6 z
20.7 GDS文件和Color Map输出 461
2 v5 z0 o9 w9 t2 e; e' I2 a8 J- L* m20.7.1 GDS文件输出 4611 `0 ^& e" ]* O' A1 O! D
20.7.2 Color Map输出 4626 V4 s; Y+ ~& M, ^9 |% X& m. M
20.8 其他生产数据输出 463
2 D/ e$ E' s% N, [8 \' F% U& o8 l20.8.1 元器件及Bond Wire坐标文件输出 4639 q6 z$ e/ P' A* ?+ x
20.8.2 DXF文件输出 465: `4 d# o7 Y* j7 ~, z6 i$ B
20.8.3 版图设计状态输出 4656 N% E1 J. b( J7 [6 O" d4 |0 K! ?
20.8.4 BOM输出 466
$ O/ p# L0 g4 r2 |第21章 SiP仿真验证技术 4687 D# I* W K/ o% Y' U& A
21.1 SiP仿真验证技术概述 468
. o( `: X: g7 U2 J& w21.2 信号完整性(SI)仿真 4695 g5 [/ ^1 k5 k0 G0 r) M
21.2.1 HyperLynx SI 信号完整性仿真工具介绍 469
. M+ `' N4 d3 t& h# m& p21.2.2 HyperLynx SI 信号完整性仿真实例分析 471
9 o' T! i, Z8 s' z6 [21.3 电源完整性(PI)仿真 476' ]% x. K( N4 \
21.3.1 HyperLynx PI 电源完整性仿真工具介绍 477
, I' a0 j$ K: W: {21.3.2 HyperLynx PI 电源完整性仿真实例分析 478
) L. `- b2 m. n# s5 K! r4 E21.4 热分析(Thermal)仿真 483
. ?( n4 ~3 X+ Q, K. g8 o; @! a3 t2 R0 A21.4.1 HyperLynx Thermal热分析软件介绍 484
7 L9 X( e* H0 A6 c6 F- Y21.4.2 HyperLynx Thermal热仿真实例分析 484
" m) a. h$ F; z9 s* B8 X21.4.3 FloTHERM软件介绍 488# M* A8 u P/ J: {
21.4.4 T3Ster热测试设备介绍 489# T3 v' e8 k ~! Q. [
21.5 先进3D解算器 491# u) @# c) L( G8 m. h3 {
21.5.1 全波解算器(Full-Wave Solver)介绍 4910 k. C! }; T O$ V
21.5.2 快速3D解算器(Fast 3D Solver)介绍 491: ^. D' o2 ^7 B+ |, V
21.6 数/模混合电路仿真 492
: M/ [+ I. d1 A3 P4 t+ a2 Y5 u21.7 电气规则验证 493+ u3 D {( s1 T j7 p# k
21.7.1 HyperLynx DRC工具介绍 493
3 ?! h7 G E j+ r21.7.2 电气规则验证实例 494, {. r- o, o2 o! x
21.8 HDAP物理验证 499+ `: Z$ S' F9 n) H: f# P6 C- v! t
21.8.1 Calibre 3DSTACK工具介绍 499
8 `' e$ ?9 C) L0 ^: D3 H2 a! a21.8.2 HDAP物理验证实例 500
) o: |. J/ c* B2 k+ r第2部分参考资料及说明 506
8 ]. I5 | c. @! I' a i# }5 h
+ H, l ?! x7 s8 ]第3部分 项目和案例
2 M5 L+ p; R T第22章 基于SiP技术的大容量存储芯片设计案例 509( \9 c6 _ [3 P+ {. S- Q7 n! C
22.1 大容量存储器在航天产品中的应用现状 5098 a, z. N' Z A7 m1 Q
22.2 SiP技术应用的可行性分析 510
$ R6 a" J8 U, f9 U5 [* v22.2.1 裸芯片选型 510
' E: P7 r; k" E: q22.2.2 设计仿真工具选型 5120 m! q' [5 k9 _1 n% b9 W6 K* W
22.2.3 生产测试厂家选择 512) [. W( p1 y4 ~7 x" {
22.3 基于SiP技术的大容量存储芯片设计 5135 v- a) L; W/ P5 e5 c/ H
22.3.1 方案设计 513
3 G# W2 x" l( y) M- t! a0 w22.3.2 详细设计 514' W" @0 V" U" |2 x8 O2 n
22.4 大容量存储芯片封装和测试 519
) _5 q5 L; y* N7 V22.4.1 芯片封装 519
9 b+ {. o% y$ Y* H) `5 F9 M22.4.2 机台测试 522+ F# B, M+ h8 m: Q, F3 c" x; z" d
22.4.3 系统测试 523/ X$ x9 G3 I: l% G1 V
22.4.4 后续测试及成本比例 523
6 o* R6 y* Z# {1 Z22.5 新旧产品技术参数比较 525# e; y, k# J: Z4 C) W4 i
第23章 SiP项目规划及设计案例 526
6 I2 ]. c/ M9 ]23.1 SiP项目规划 526
I5 H1 A Y) C2 U9 n23.1.1 SiP的特点和适用性 5264 ^, A2 G& B0 f+ q; E( T+ c
23.1.2 SiP项目需要明确的因素 529" M) O$ | T8 c1 f! d
23.2 设计规则导入 530
5 E( z1 a" x" Z0 ^23.2.1 项目要求及方案分析 530( o! }& l4 h- e- C2 o
23.2.2 SiP实现方案 532
0 ]8 H( z+ @$ t. v1 y23.3 SiP产品设计 534( f3 O1 V: x$ s0 X X) D i
23.3.1 符号及单元库设计 534& S* ?. s1 w0 }+ ?2 B( o9 i
23.3.2 原理设计 535$ R0 f/ R3 J: u# ]+ o5 m
23.3.3 版图设计 5358 T5 @% ]& @3 m
23.3.4 产品封装测试 538& d9 [# \$ |& n
第24章 2.5D TSV技术及设计案例 539
2 F' f: { E `24.1 2.5D集成的需求 5390 {. g, x% ^) ?2 p, j
24.2 传统封装工艺与2.5D集成的对比 5392 S, ]1 M6 U: r$ `
24.2.1 倒装焊(Flip Chip)工艺 539* {% V! d9 Q5 I7 o
24.2.2 引线键合(Wire Bonding)工艺 540
4 m5 R, ^- M, s3 | ^# i24.2.3 传统工艺与2.5D集成的优劣势分析 541) U7 b# g" g5 p; j6 s" H
24.3 2.5D TSV转接板设计 542- H# U% _5 `! W X' V4 ^
24.3.1 2.5D TSV转接板封装结构 542
/ J- \8 h, U, y8 I+ J! G24.3.2 2.5D转接板封装设计实现 543( l6 b/ w0 r& @1 _' o
24.4 转接板、有机基板工艺流程比较 544( Y7 a- g, L( H* W' D$ I& M# u
24.4.1 硅基转接板 544. r3 K( ~0 I3 B! w$ N. d
24.4.2 玻璃基转接板 545
8 G5 ~1 ?* n: |0 C6 D+ W$ J/ x24.4.3 有机材料基板 546
: j' }! `! p4 p) X8 ~9 ~24.4.4 两种转接板及有机基板工艺能力比较 546
1 [- @8 q$ e# r3 M24.5 掩模版工艺流程简介 546
0 m' a& s+ A7 e8 K/ |8 [24.6 2.5D硅转接板设计、仿真、制造案例 547
" H7 `+ ~ c, d/ g& R24.6.1 封装结构设计 547
8 J M: m7 R0 B24.6.2 封装布线、信号及结构仿真 549: e- s* @" D# C! \6 F$ X( o5 _
24.6.3 生产数据Tape Out及掩模版准备 552
, s: d+ p o' o6 ]. h$ s! h# w24.6.4 转接板的加工及整体组装 553& W4 v/ v" {# i& \ `/ P
第25章 数字T/R组件SiP设计案例 5541 j, N+ h# J2 P/ |% c1 P
25.1 雷达系统简介 554
! M! y: y% y) r* Q4 o25.2 SiP技术的采用 555
' E d: `- k& c- ?( D' k/ S- f25.3 数字T/R组件电路设计 556
& F8 j. y$ l, p! F# T; ?5 t% E( V+ {25.3.1 数字T/R组件的功能简介 556
# M9 I! r' i" p% a7 L25.3.2 数字T/R组件的结构及原理设计 557
% _! b! z$ E! n/ L9 ~25.3.3 数字T/R组件的SiP版图设计 5592 U. l8 G0 _" ?, W7 H
25.4 金属壳体及一体化封装设计 560* I1 o' b. q0 g0 b
第26章 MEMS验证SiP设计案例 563! o' g* [! I4 Q: M
26.1 项目介绍 563
3 `; x' P- G3 J0 D! s- Y- s26.2 SiP方案设计 5638 i3 C$ X6 o1 O- D+ K
26.3 SiP电路设计 564
/ l' t5 f0 l! L26.3.1 建库及原理图设计 565
) F/ Z) H8 U* v. e26.3.2 SiP版图设计 566
# k. t) N3 l2 Q5 n6 D% u26.4 产品组装及测试 5719 E* R: F: h& p5 O; G Q* A* ~9 j6 V% S
第27章 基于刚柔基板的SiP设计案例 572
- ^8 F) X" [1 c, L27.1 刚柔基板技术概述 5726 \$ T( s( A6 h5 S a
27.2 射频前端系统架构和RF SiP方案 5737 X8 J! L- Z: o& n2 F. G0 W
27.2.1 微基站系统射频前端架构 573
. a3 l# t( K# E5 M. x/ H1 z" @27.2.2 RF SiP封装选型 574. v% i+ |3 ~+ k1 F3 ?9 F
27.2.3 RF SiP基板层叠设计 575
, |! M6 S/ }) o; |( k% m27.3 基于刚柔基板RF SiP电学设计仿真 576- ]4 ]+ N U+ H$ K" C% H" X$ k0 {
27.3.1 信号完整性设计和仿真 576( {, Q( d r) N8 S8 q' p. O, j
27.3.2 电源完整性设计与仿真 579
; F0 V- [/ l! J8 A2 m' O27.4 基于刚柔基板RF SiP的热设计仿真 581
) K: Y5 u4 c& ]5 d$ x. j27.4.1 封装结构的热阻网络分析 581
~; t8 l$ X F& z m4 K. h27.4.2 RF SiP的热性能仿真研究 583" `& l8 t7 S+ g; E! P
27.5 基于刚柔基板RF SiP的工艺组装实现 5871 J- Z' v* V/ A0 j+ y" ^
第28章 射频系统集成SiP设计案例 589
. w6 Q4 c2 R ?/ O) ^28.1 射频系统集成技术 589
0 D, K) Z4 U* e3 m- T3 ?28.1.1 射频系统简介 5899 i1 M5 D: [! [8 |+ t. S4 h
28.1.2 射频系统集成的小型化趋势 590# K+ S G) V5 T6 m( F! D q
28.1.3 RF SiP和RF SoC 592
/ H d- o6 L( e) [28.2 射频系统集成SiP的设计与仿真 5943 }6 N* l+ F4 \; q2 O1 B% Z( Y
28.2.1 RF SiP封装结构设计 5942 | }* V8 {* @4 h7 P/ J
28.2.2 RF SiP电学互连设计与仿真 595
% ?) V+ r7 D) Y7 s- b4 L. \: Q+ X28.2.3 RF SiP的散热管理与仿真 597
r$ k* h9 c( |9 A28.4 射频系统集成SiP的组装与测试 598% K+ X! ]; k; [' F: \
28.4.1 RF SiP的组装 598
8 ^% _% E8 r- w0 ?0 L28.4.2 RF SiP的测试 599
1 A! {9 D2 D$ O9 E$ G第29章 基于PoP的RF SiP设计案例 602
( i, ?) r8 s; g9 D2 W9 b! X29.1 PoP技术简介 602! P# h3 s# N! g
29.2 射频系统架构与指标 603, p. k/ j* _; h: y" L
29.3 RF SiP结构与基板设计 606) _ [' K8 ?, F, c0 a& b
29.3.1 结构设计 606
' t: U& z$ r& G7 y$ x+ q0 a29.3.2 基板设计 607+ U' W+ H: |% ^1 e9 I7 z6 q% Y9 e
29.4 RF SiP信号完整性与电源完整性仿真 610
& P5 |% ^* q( _" w+ }/ t# `7 E29.4.1 信号完整性(SI)仿真 610
+ C$ o' B6 _' c9 B29.4.2 电源完整性(PI)仿真 610$ E2 @! I2 j; Y/ x* n
29.5 RF SiP热设计仿真 612
6 x6 J9 l7 n0 V5 E29.6 RF SiP组装与测试 613
2 X. M# ]( f- s( l第30章 SiP基板生产数据处理案例 616* X" _3 F( b$ M5 t+ H3 P. E
30.1 LTCC、厚膜及异质异构集成技术介绍 616
; `. l8 ^( C6 s4 N" Q* \0 ~30.1.1 LTCC技术 616, m: L2 L6 N5 j# f7 B& u
30.1.2 厚膜技术 617
2 r" M2 N' [- n: y8 O1 a# O' A) `30.1.3 异质异构集成技术 6170 \% q! F, O* q
30.2 Gerber数据和钻孔数据 618
, J6 g! [$ V) z/ I8 ]30.2.1 Gerber数据的生成及检查 618
2 U5 P: N" [& T( l30.2.2 钻孔数据的生成及比较 621
# c" a3 z! k! |3 ~3 k& x30.3 版图拼版 622
$ a, z% g( M& T0 o30.4 多种掩模生成 6244 ?* h' ~5 Z W, O R0 t, R- k! k
30.4.1 掩模生成器 624$ W/ [+ f4 N8 }- t9 T; h+ c
30.4.2 掩模生成实例 626
5 }+ `" F! C* d$ H u' g, q6 B# F第3部分参考资料 630
/ v3 X+ }9 r2 _/ B# |# C. h8 }7 u( y2 O后记和致谢 632' @" y- T/ z6 ?6 _1 D. W
|
|