关于IBIS的bufferdelay问题

chuxuezheyao

学习了各位高手关于SQ时序仿真的精彩论述，收益匪浅，做了一个测试，有点疑问：
IBIS模型：

) Y* U) K* B7 k/ i* ^5 j) N按照模型建立拓扑：
+ q" }4 |$ I; K3 {
8 G  f" w1 K5 S设置delaymeasurement：

仿真结果如下：


6 P; J3 q9 U8 ]9 j$ f图中bufferdelay与IO波形重合
9 y: w" I6 e- v/ L  o- @# [. }7 Y$ A由于测试条件与数据手册中不一致，按照数据手册设置并仿真：


图中，bufferdelay波形与IO波形不再重合，但bufferdelay波形没有变化。这与大家提到的bufferdelay与实际负载相关的观点不一致。
继续测试：

改变测试条件并仿真：
9 I3 `; P) {0 g  U/ f

5 \6 b1 d4 u6 D# j: d# u/ N. q
% B* U" j( U1 L3 Z8 f根据数据手册改变delaymeasurement：
! x" R) g! o6 g# E( W

9 u' H& g5 x8 ?, e/ mbufferdelay的波形始终都没有变，难道设置delaymeasurement中的textfixtures对仿真没有影响（我的理解应该是有影响的，但测试中没有影响），既然没有影响为什么“中兴通讯手册”中专门提到修改这个值呢？

WXSS9908

学习一下

icy88

楼主做的实验bufferdelaymeasure会影响I/O输出么？我们所用的激励是i/o输出还是buffer的波形呢？

chuxuezheyao

bufferdelay measure 设置测试条件，按理说测试条件不同，bufferdelay会不同的，但我的试验是没有影响的，这是我的疑惑，我认为激励既不是IO输出也不是buffer的波形，是没有经器件内部逻辑输出之前的理想波形。我是新手，说的不对，请大家拍砖！

icy88

激励是理想的波形，ibis的buffer输出波形，跟ibis中rising ，falling曲线等有关系，ibis确定后，其相关曲线数据也就是一定的，这些相关的数据得出也是由芯片厂商测试所得，因此要设置测试条件，来保证I/O输出的正确性。

chuxuezheyao

数据手册中给出的时序是在一定的测试条件下的，计算时序要用到这些参数，但IBIS模型测试条件与数据手册不一致，但根据手册更改测试条件，仿真结果不受影响，我想弄明白这是为什么？

icy88

影响i/o啊！

CAD_SI

按照你的拓扑，不同的测试条件下的IO波形即是BufferDelay的波形。
如果你在仿真参数里面设置的BufferDelay是On-the-fly的话，那不管你用什么样的测试拓扑，BufferDelay的波形都不变，除非你把ibis模型里的测试条件改了。

chuxuezheyao

在library里的modelbrowse里修改测试条件会改变IBIS模型里的数据的

dzkcool

0 h( ?# V! y$ `0 B$ I. g
经过实验，发现delaymeasurement里面的测试负载值会改变Buffer的波形;
3 U1 G; X7 v/ t7 }/ c+ c在相同的delaymeasurement里面的测试负载值情况下，而仅仅修改拓扑的负载，改变的是接收端的波形，对Buffer的波形不会有任何改变。
' M8 W4 b7 ?3 S