找回密码
 注册
关于网站域名变更的通知
查看: 947|回复: 7
打印 上一主题 下一主题

射频电路设计要点大全

[复制链接]
  • TA的每日心情
    开心
    2020-7-28 15:35
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2021-4-23 15:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    1、射频电路中元器件封装的注意事项
    0 ]; W+ J+ D. X9 R" w- u! F- [成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节,这意味着必须在设计开始阶段就要进行彻底的、仔细的规划,并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。& h0 O. ~3 W! X4 k6 K
    近几年来,由于蓝牙设备、无线局域网络(WLAN)设备,和移动电话的需求与成长,促使业者越来越关注RF电路设计的技巧。从过去到现在,RF电路板设计如同电磁干扰(EMI)问题一样,一直是工程师们最难掌控的部份,甚至是梦魇。若想要一次就设计成功,必须事先仔细规划和注重细节才能奏效。
    - d7 i" z6 I9 K* s7 @射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种「黑色艺术」(black art) 。但这只是一种以偏盖全的观点,RF电路板设计还是有许多可以遵循的法则。不过,在实际设计时,真正实用的技巧是当这些法则因各种限制而无法实施时,如何对它们进行折衷处理。重要的RF设计课题包括:阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等。) j- s5 s6 {' o. S% j
    在 WiFi 产品的开发过程中,射频电路的布线(RF Circuit Layout Guide)是极为关键的一个过程。很多时候,我们可能在原理上已经设计的很完善,但是在实际的制板,上件过后发现很不理想,实际上这些都是布线(Layout)做的不够完善的原因。本文将以一个无线网卡的布线实例及本人的一点工作经验为大家讲解一下射频电路在布线中应该注意的一些问题。0 v+ h) n; c  Y
    电路板的叠构(PCB Stack Up)1 p! l( d  N! h
    在进行布线之前,我们首先要确定电路板的叠构,就像盖房子要先有房子的墙壁。电路板的叠构的确定与电路设计的复杂度,电磁兼容的考虑等很多因素有关。下图给出了四层板,六层板和八层板的常用叠构方式。
    ; G) v# Z3 D' j2 [2 c1 r, U$ J0 G( v: o& P: f( ^
    在无线网卡的PCB叠构中,基本上不会出现单面板的情况,所以本文也不会对单面板的情况加以讨论。两层板设计中应该注意的问题
    9 W& h$ q2 L. u1 S在四层板的设计中,我们一般会将第二层作为完整的地平面,同时,也会把重要的信号线走在顶层(当然包括射频走线),以便于很好的控制阻抗。在六层板或者更多层板的设计中,我们同样会将第二层作为完整的地平面,然后在顶层走最重要的信号线。6 w/ e4 p& H8 T
    PS:可以使用Polar计算单端阻抗与阻抗等,有些Layout软件自身就集成了阻抗计算器,如allegro
    / `: [8 q( X( a% a/ Y; G2 b0 F4 K# g# I& s9 _7 Z
    阻抗控制
    # O- J0 C; W# |- ]; n  v% m$ A+ H- i在我们进行原理设计与仿真之后,在Layout中很值得注意的一件事情就是阻抗控制。众所周知,我们应该尽量保证走线的特征是50欧姆,这主要和线宽有关,在本实例中,是两层半,在Polar中采用Surface Coplanar Line模型进行阻抗的计算,我们可以得到一组比较理想的值:Height(H)=39.6mil,Track(W)=30mil,Track(W1)=30mil,Thickness=1OZ=1.4mil, Separation(S)=7mil, Dielectric(Er)=4.2,对应的特征阻抗是52.14欧姆,符合要求。如下图中高亮的线就是这样的一条射频走线。$ T1 H1 y, t7 S: M" Z2 z
    ' p3 ^: I6 R" \8 o3 x
    射频元器件的摆放
    ; A2 }; c+ \# {7 p) f" o相信做过射频设计的人都应该知道,我们应该尽可能的使走线的长度较短,元器件摆放的越紧凑越好(特殊要求除外),同时,也会尽可能的保证元器件的摆放对布线很有利(不要使走线绕来绕去的)。如下图,是射频功率放大器(PA,Power Amplifier)的周围器件的摆放,我们看到,元器件之间的距离很小。
    6 H- }& _. P2 b! y# ~+ C9 p4 G射频走线应该注意的问题* p+ x' [1 d' E) L! R. z
    如前所述,射频走线的长度要尽量短,线宽严格按照计算好的值去设定。在走线是尤其要注意的是,射频走线中不要有任何带有尖状的折点,在走线的转折处,最好要用弧线来实现,如下图+ k( M/ a" i. b4 ?  d: t1 Q0 F2 n
    其次,在多层板的走线中,有可能重要的射频线要产生不可避免的交叉,这时我们就要使用我们最不想使用的东西:过孔。这样,会有部分射频信号线走到底层甚至中间层,但无论是哪一层,射频走线一定会有参考平面,这时一个值得注意的问题就是不要跨层,或者说不要使地平面不连续。
    , _* `, H* W4 |& p过孔的放置
    8 z5 @% ]. X4 j  M: Z过孔的放置真的是一件比较复杂的事情,本文只讨论那种接地的过孔。
    ' }$ S8 j+ R6 H6 L首先,射频走线的旁边的地线最好能通过过孔打穿,接到底层或者中间层的地平面上,这样可以是任何干扰信号或者辐射有最短的到地的通路,但是,过孔与射频信号线的距离又不能太近,否则会严重影响射频信号质量,在实际的设计过程中可灵活把握,如下图,我们看到,高亮的信号线两层分布着很多过孔。1 K- e9 E3 J9 S# |7 b8 f. ?
    其次,在面积较大的地平面处,我们通常会放置很多的过孔用于连接不同层的地。这在射频电路的布线中,要注意的就是大过孔要没有规律的打,最好能弄成菱形的,这样可以最大限度的抑制各种干扰。/ e) V& A5 A9 }" G8 P9 u; D
    2、射频电路电源设计注意事项
      g$ q! y" R) ](1)电源线是EMI 出入电路的重要途径。通过电源线,外界的干扰可以传入内部电路,影响RF电路指标。为了减少电磁辐射和耦合,要求DC-DC模块的一次侧、二次侧、负载侧环路面积最小。电源电路不管形式有多复杂,其大电流环路都要尽可能小。电源线和地线总是要很近放置。/ s; u' G6 x- V1 t$ S  W
    (2)如果电路中使用了开关电源,开关电源的外围器件布局要符合各功率回流路径最短的原则。滤波电容要靠近开关电源相关引脚。使用共模电感,靠近开关电源模块。
    4 d. l/ T/ J% |(3)单板上长距离的电源线不能同时接近或穿过级联放大器(增益大于45dB)的输出和输入端附近。避免电源线成为RF信号传输途径,可能引起自激或降低扇区隔离度。长距离电源线的两端都需要加上高频滤波电容,甚至中间也加高频滤波电容。
    ! v! _% a# {2 u) ~) e(4)RF PCB的电源入口处组合并联三个滤波电容,利用这三种电容的各自优点分别滤除电源线上的低、中、高频。例如:10uf,0.1uf,100pf。并且按照从大到小的顺序依次靠近电源的输入管脚。
    8 y( s  b$ z' e2 K- P9 i(5)用同一组电源给小信号级联放大器馈电,应当先从末级开始,依次向前级供电,使末级电路产生的EMI 对前级的影响较小。且每一级的电源滤波至少有两个电容:0.1uf,100pf。当信号频率高于1GHz时,要增加10pf滤波电容。
    6 L8 E- L& w9 a( |' X(6)常用到小功率电子滤波器,滤波电容要靠近三极管管脚,高频滤波电容更靠近管脚。三极管选用截止频率较低的。如果电子滤波器中的三极管是高频管,工作在放大区,外围器件布局又不合理,在电源输出端很容易产生高频振荡。线性稳压模块也可能存在同样的问题,原因是芯片内存在反馈回路,且内部三极管工作在放大区。在布局时要求高频滤波电容靠近管脚,减小分布电感,破坏振荡条件。! [8 X3 b9 \# L
    (7)PCB的POWER部分的铜箔尺寸符合其流过的最大电流,并考虑余量(一般参考为1A/mm线宽)。
    + L: i5 I1 w+ [. C& B- N(8)电源线的输入输出不能交叉。4 I: _' C$ l8 d! x: \9 X0 L
    (9)注意电源退耦、滤波,防止不同单元通过电源线产生干扰,电源布线时电源线之间应相互隔离。电源线与其它强干扰线(如CLK)用地线隔离。
    : H3 X% e2 `/ \) i3 J(10)小信号放大器的电源布线需要地铜皮及接地过孔隔离,避免其它EMI干扰窜入,进而恶化本级信号质量。
    ! @! n/ [  A. J$ i; u' @1 a(11)不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层。% G0 H* n, l+ q* |9 z, F* u( J
    (12)PCB板层分配便于简化后续的布线处理,对于一个四层PCB板(WLAN中常用的电路板),在大多数应用中用电路板的顶层放置元器件和RF引线,第二层作为系统地,电源部分放置在第三层,任何信号线都可以分布在第四层。
    1 h7 \/ H+ ?1 y' p% v第二层采用连续的地平面布局对于建立阻抗受控的RF信号通路非常必要,它还便于获得尽可能短的地环路,为第一层和第三层提供高度的电气隔离,使得两层之间的耦合最小。当然,也可以采用其它板层定义的方式(特别是在电路板具有不同的层数时),但上述结构是经过验证的一个成功范例。( b/ [; v' z+ D9 b' A2 e
    图片
    8 ~1 ~5 d4 x. B9 O. P(13)大面积的电源层能够使Vcc布线变得轻松,但是,这种结构常常是引发系统性能恶化的导火索,在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。反之,如果使用星型拓扑则会减轻不同电源引脚之间的耦合。

    该用户从未签到

    2#
    发表于 2021-4-23 15:22 | 只看该作者
    相信做过射频设计的人都应该知道,我们应该尽可能的使走线的长度较短,元器件摆放的越紧凑越好(特殊要求除外),同时,也会尽可能的保证元器件的摆放对布线很有利(不要使走线绕来绕去的)。是射频功率放大器(PA,Power Amplifier)的周围器件的摆放,我们看到,元器件之间的距离很小。
  • TA的每日心情
    奋斗
    2022-9-20 15:45
  • 签到天数: 416 天

    [LV.9]以坛为家II

    3#
    发表于 2021-4-25 09:33 | 只看该作者
    看看,学习一下; l6 T5 z( s, E4 a1 e+ a

    该用户从未签到

    4#
    发表于 2021-4-26 13:44 | 只看该作者
    成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节,这意味着必须在设计开始阶段就要进行彻底的、仔细的规划,并对每个设计步骤的进展进行全面持续的评估。
    $ d: q4 k2 a2 O( n5 u* B, Q
  • TA的每日心情
    开心
    2022-4-25 15:33
  • 签到天数: 256 天

    [LV.8]以坛为家I

    5#
    发表于 2021-4-28 08:44 | 只看该作者
    没有图片啊,图片可以上传一下吗

    该用户从未签到

    6#
    发表于 2021-5-5 06:58 | 只看该作者
    学习中,谢谢分享。

    该用户从未签到

    7#
    发表于 2021-5-10 08:06 | 只看该作者
    谢谢分享

    “来自电巢APP”

    该用户从未签到

    8#
    发表于 2021-6-21 11:24 | 只看该作者
    感谢分享、学习一下对新手很有用
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-2 22:36 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表