对芯片级仿真S参数要求的一些讨论

duan1996

最近有接触SIP封装仿真的，看有人在对S参数的S11和S21的指标上用的是-3db和-20db。
) W/ X3 V+ c! u5 z也就是S11在传输速率一半的频率点时小于-20db，相当于反射小于10%,但是芯片级仿真这个参数是不是设的太大了点。例如1G的网口信号，设置模板为500MHZ，S11小于-20db即视为PASS。
# L6 I0 [! v, g- c! K/ i7 zS21则设置为500MHZ处大于-3db，相当于损耗小于30%即视为PASS。
# d+ c: J: q/ b7 I% u' d感觉这样设置的话对通道性能要求有点太低了，后续如果PCB和连接器上损耗或者反射情况恶劣一点的话信号估计都无法识别了。
但是去找协议的时候发现很多协议例如PCIE的SPC分别对外部线缆，接口连接器，PCB通道均有相应SPC规范，但是找不到关于SIP封装的SPC。

yin123

仿真电路没问题的吧

radioes8

我看 DPHY 协议里面对互联 以及driver  以及receiver 里面都有这个要求

duan1996

yin123 发表于 2021-4-23 10:52
5 k2 P0 q0 @: u1 b仿真电路没问题的吧

电路没问题，只是看仿真报告给出的一些门限值有点疑惑，像是-3db -20db这种经验值，有没有像是协议规范芯片封装这部分损耗定义是多少个db，因为像SATA协议和PCIE的协议都有对线缆的损耗啥的参数做规定，但是没看到芯片封装设计方面的规定。

duan1996

radioes8 发表于 2021-5-9 21:58
我看 DPHY 协议里面对互联 以及driver  以及receiver 里面都有这个要求

driver和receive这部分应该没有把封装sip设计单独拎出来讲把，我看PCIE和SATA这种都是只给一个发送端的规范和一个接收端的规范，然后频域给个互联的规范。没有单独拎出SIP封装设计这部分的指标出来，线缆倒是会讲指标。

radioes8

duan1996 发表于 2021-5-17 22:37
$ j0 w2 r( s$ a0 udriver和receive这部分应该没有把封装sip设计单独拎出来讲把，我看PCIE和SATA这种都是只给一个发送端的规 ...

- U3 M) B- I  h8 |, Z5 G8 n) pSIP 不应该算到驱动和接收里面吗？

+ l; x( R3 I# m& |3 m

duan1996

radioes8 发表于 2021-5-19 22:51
* P, n) h& c4 i& _# Q* zSIP 不应该算到驱动和接收里面吗？

应该不是这么算的吧，那等下芯片公司做SIP设计的时候用来评估封装设计的性能指标是啥呢，没法量化呀，那怎么判定我设计是否合格呢？我的理解是协议内的驱动和接收是表示晶圆内部的电路，因为一般我们的IBIS模型都是晶圆级的行为模型，然后原厂一般还会提供.pkg的封装模型出来的。