浅析常见的集成电路封装形式

QqWw11

常见的集成电路封装形式
9 B7 ^4 p+ e9 [1、SO封装
; i' i: _; H- G
引线比较少的小规模集成电路大多采用这种小型封装。SO封装又分为几种，芯片宽度小于0.15in，电极引脚数目比较少的（一般在8~40脚之间），叫做SOP封装；芯片宽度在0.25in以上，电极引脚数目在44以上的，叫做SOL封装，这种芯片常见于随机存储器（RAM）；芯片宽度在0.6in以上，电极引脚数目在44以上的，叫做SOW封装，这种芯片常见于可编程存储器（E2PROM）。有些SOP封装采用小型化或薄型化封装，分别叫做SSOP封装和TSOP封装。大多数SO封装的引脚采用翼形电极，也有一些存储器采用J形电极（称为SOJ），有利于在插座上扩展存储容量。SO封装的引脚间距有1.27mm、1.0mm、0.8mm、0.65mm和0.5mm几种。


" K" w% P6 C* e9 Q9 \' b+ V: B
# M, S; ?4 r  E: p9 Z# z  ^9 h2、QFP封装
+ g6 J' z- ^/ j& Q0 H3 `4 \
QFP（QuadFlatPackage）为四侧引脚扁平封装，是表面组装集成电路主要封装形式之一，引脚从四个侧面引出呈翼（L）形。基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚LSI封装，不仅用于微处理器、门阵列等数字逻辑LSI电路，而且也用于VTR信号处理、音响信号处理等模拟LSI电路。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等多种规格，引脚间距最小极限是0.3mm，最大是1.27mm。0.65mm中心距规格中最多引脚数为304。


* D9 n" b4 F$ F8 W/ D& z1 h$ Y4 ^
" D6 L. L9 l6 Q  e- D* v+ G为了防止引脚变形，现已出现了几种改进的QFP品种。如封装的四个角带有树脂缓冲垫（角耳）的BQFP，它在封装本体的四个角设置突起，以防止在运送或操作过程中引脚发生弯曲变形。
" w5 A! Q" i! G  k$ _
7 y+ B8 Q. D6 |6 y
' i3 r5 m$ ?+ W: J
3、PLCC封装

6 T* l, \! l5 N( XPLCC是集成电路的有引脚塑封芯片载体封装，它的引脚向内钩回，叫做钩形（J形）电极，电极引脚数目为16~84个，问距为1.27mm。PLCC封装的集成电路大多是可编程的存储器。芯片可以安装在专用的插座上，容易取下来对其中的数据进行改写；为了减少插座的成本，PLCC芯片也可以直接焊接在电路板上，但用手工焊接比较困难。PLCC的外形有方形和矩形两种，方形的称为JEDECMO-047，引脚有20~124条；矩形的称为JEDECMO--052，引脚有18~32条。

5 u6 z. U* D' i4 i4 b

4、LCCC封装
2 o! b; Q8 O2 S% |# Q$ }
LCCC是陶瓷芯片载体封装的SMD集成电路中没有引脚的一种封装；芯片被封装在陶瓷载体上，外形有正方形和矩形两种，无引线的电极焊端排列在封装底面上的四边，电极数目正方形分别为16、20、24、28、44、52、68、84、100、124和156个，矩形分别为18、22、28和32个。引脚间距有1.0mm和1.27mm两种。
( ~# p6 K' k& e: f; Y' x1 ]


+ @/ e; f3 _5 y& Z% F( ~LCCC引出端子的特点是在陶瓷外壳侧面有类似城堡状的金属化凹槽和外壳底面镀金电极相连，提供了较短的信号通路，电感和电容损耗较低，可用于高频工作状态，如微处理器单元、门阵列和存储器。

$ }% c3 O+ m: }: o. y! @
$ z: T* G! G% V: D- i) n# [2 X) }
8 b0 C' ?, b: cLCCC集成电路的芯片是全密封的，可靠性高，但价格高，主要用于军用产品中，并且必须考虑器件与电路板之间的热膨胀系数是否一致的问题。


- V* T" O7 v8 ^0 u2 u
5、PQFN封装

+ x6 K. A" x2 z6 S4 K) _5 TPQFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘，提高了散热性能。围绕大焊盘的封装外围四周有实现电气连接的导电焊盘。由于PQFN封装不像SOP、QFP等具有翼形引脚，其内部引脚与焊盘之间的导电路径短，自感系数及封装体内的布线电阻很低，所以它能提供良好的电性能。由于PQFN具有良好的电性能和热性能，体积小、质量小，因此已经成为许多新应用的理想选择。PQFN非常适合应用在手机、数码相机、PDA、DV、智能卡及其他便携式电子设备等高密度产品中。



3 w8 [5 [# G- L6、BGA封装
4 ~( {+ O* G# B7 e( ]/ B0 y6 \5 h2 C
BGA封装即球栅阵列封装，它将原来器件PccQFP封装的J形或翼形电极引脚改成球形引脚，把从器件本体四周“单线性”顺序引出的电极变成本体底面之下“全平面”式的格栅阵排列。这样，既可以疏散引脚间距，又能够增加引脚数目。焊球阵列在器件底面可以呈完全分布或部分分布。


$ b+ n. U: T& A! H; E! u
6 x2 P  p  |% v3 J4 \从装配焊接的角度看，BGA芯片的贴装公差为0.3mm，比QFP芯片的贴装精度要求0.08mm低得多。这就使BGA芯片的贴装可靠性显著提高，工艺失误率大幅度下降，用普通多功能贴片机和回流焊设备就能基本满足组装要求。
8 R7 @6 t2 ^& L% c- v# C/ B) Y- y
! D/ p& y$ M4 v% Q# c% p8 T' O' j& A

采用BGA芯片使产品的平均线路长度缩短，改善了电路的频率响应和其他电气性能。
7 W: S! y; r1 l8 Z! x3 I
3 X6 e' M! `9 c0 S" {5 Z* J8 ]
0 I- h2 P! L  Q9 @0 q9 d9 X
/ l& g. a. N8 L/ ^8 @) W用再流焊设备焊接时，锡球的高度表面张力导致芯片的自校准效应（也叫“自对中”或“自定位”效应），提高了装配焊接的质量。



正因为BGA封装有比较明显的优越性，所以大规模集成电路的BGA品种也在迅速多样化。现在已经出现很多种形式，如陶瓷BGA（CBGA）、塑料BGA（PBGA）及微型BGA（Micro-BGA、μBGA或CSP）等，前两者的主要区分在于封装的基底材料，如CBGA采用陶瓷，PBGA采用BT树脂；而后者是指那些封装尺寸与芯片尺寸比较接近的微型集成电路。

, M7 \4 q7 y7 Q" F
; z0 J3 G& O* @- ]: m  g
目前可以见到的一般BGA芯片，焊球间距有1.5mm、1.27mm和1.0mm三种；而μBGA芯片的焊球间距有0.8mm、0.65mm、0.5mm、0.4mm和0.3mm多种
( e) I( `8 [& B; f; p. ~& r

: b- I% y; q( M% o2 G# O
" b$ ^8 X9 X6 J& |* S1 k. K7、CSP封装

CSP的全称为ChipScalePackage，为芯片尺寸级封装的意思。它是BGA进一步微型化的产物，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片长度的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。CSP封装可以让芯片面积与封装面积之比超过1:1.14，已经非常接近于1:1的理想情况。
# X& ^, [% \0 j% j7 R1 {


在相同的芯片面积下，CSP所能达到的引脚数明显地要比TSOP、BGA引脚数多得多。TSOP最多为304根引脚，BGA的引脚极限能达到600根，而CSP理论上可以达到1000根。由于如此高度集成的特性，芯片到引脚的距离大大缩短了，线路的阻抗显著减小，信号的衰减和干扰大幅降低。CSP封装也非常薄，金属基板到散热体的最有效散热路径仅有0.2mm，提升了芯片的散热能力。
" Y' e+ g1 U3 e& r1 Z9 q
* Y) Z" V5 M5 J, l

目前的CSP还主要用于少I/O端数集成电路的封装，如计算机内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）无线网络WLAN/GigabitEthernet、ADSL等新兴产品中。
; G! x$ h6 A  z+ Q+ H3 z! ~9 `

hunterccc

QuadFlatPackage

three

在相同的芯片面积下，CSP所能达到的引脚数明显地要比TSOP
- S" K% ~! P- U