找回密码
 注册
关于网站域名变更的通知
查看: 397|回复: 1
打印 上一主题 下一主题

浅析面向印刷电路板的 可制造性设计

[复制链接]
  • TA的每日心情
    慵懒
    2020-8-28 15:16
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    跳转到指定楼层
    1#
    发表于 2021-4-1 14:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x

    # j& s' }6 Y$ u尽管围绕着可制造性设计(DFM)的价值、定义、变化性和技术争执颇多,但所有的问题都是基于芯片。当然,当我们开始考虑 45 和 32 纳米设计时,芯片 DFM 是很关键的要求。然而,关注芯片 DFM,却忽视了更重要的技术需要:面向印刷电路板的 DFM。
    9 p. _/ j) E5 @- {; C5 ^! X9 M/ H$ c+ G' e- i
    , Q/ I) m1 J9 Z3 D7 O. r) _
    我们都知道即使硅片百分之百完美,如果芯片到芯片通信链接的任何一个元件(比如封装,连接头或电路板)损坏,目标系统可能仍然不能正常工作。许多封装、连接器和 PCB 供应商也许被系统设计师追逼着控制他们的加工容差。- }8 H1 `; l+ R- c' S& r9 Z; T# m
    6 o6 l5 i* w8 M- I* o
    / m" C6 _# R0 I" q, Z
    * ^1 S/ q* I6 L  T# K2 J& }
    但是,除非所有供应商一致加强规范,例如一个有正负 5%容差的连接器对 PCB 正负 10%容差的系统可能收效不大。为了优化系统设计,设计师需要研究每个元件的因果关系。迄今为止,我们没有 DFM 工具来处理诸如此类的设计问题。
    + }% Q5 ~8 e# X/ l
    2 S$ j4 E& K& D5 B5 R! Z
    7 P- c2 G( X6 T& A
    " t. @4 {- |+ @9 B" o. b( G在预布局设计阶段,高速系统或信号完整性工程师通常只能进行有限的 Spice 仿真。为确保系统工作正常,需要对能覆盖所有加工容差的边界情形进行仿真。  a: l7 q4 v0 U# e* \8 A
    / D6 n8 f2 K0 @" i# S' ~
    6 L8 o( E' h. M4 ]' o3 c

    0 D7 v  q- T; V. w6 [- k" t+ B例如,PCB 内的金属线宽变化、介电堆叠高度、介电质常数和损耗正切值全部都能影响阻抗和衰减。然而,仅有较大规模公司的工程师才可能有资源来定制自有的脚本,来进行上千次仿真工作,然后再对结果进行处理。即便这样,对哪种变量进行扫描仍然没有定义完好的标准。5 S2 H7 @% o* ^- d5 i

    - @5 s8 b- o! m7 X
    " o4 s  L8 Q' t2 O+ p) G; \, |9 ^& V& d( P9 W! S
    最明显缺乏的是封装和连接器的边界模型。对于高速设计,这些模型只能通过与频率相关的 S 参数来精确定义。然而,极少有供应商提供好的 S 参数模型,更不用说在宽范围频率内的边界模型了。
    ( k3 @9 Q' p9 Y3 f! G6 {4 U
    1 O4 K/ K! l7 ^0 i/ P% d
    : {, Z4 l! D7 D3 \  j2 B$ }# D* W( _) `8 J: e3 b; ^/ a5 s+ H
    在后布局验证阶段,需要进行复杂 PCB 的精确提取和仿真,以计算详细的转角和弯曲。可是,几乎没有工具可用。+ }4 B+ [$ K+ e' v& H) W$ h5 O
    6 y2 G  F' A% m0 x, X# l
      N* E; T2 q  H0 {& ~6 L/ c8 p

    5 ^: q" p+ \5 l$ b; G/ g很明显,需要通用的 PCB 设计和验证方法。那么,我们需要些什么呢?) g- x; V7 @- b

    / L. ~5 G& e4 \- V3 u" U0 j , A. b$ t" |4 A( [( K

    8 v% Q8 e3 I* T% X让我们关注两大领域。对预布局设计,举例来说,最好有 GUI 驱动的线路图输入编辑器,使设计师能容易地输入每个元件的变化,仿真并处理结果,报告每个变量的产生和影响。
    * X5 b, X+ x. b  ~8 R$ e( a# n
    ! K& Q3 B! C( i
    # }+ A. b8 i5 e! e$ o
    , ^2 I2 [7 i: x/ D7 P& K; R对后布局验证,DFM 工具需要能自动调整版图以覆盖边界情形,采用快速的全波提取器来提取寄生参数,在电路仿真中用 I/O 晶体管边界模型仿真。
    ) `7 c1 B. ~* x" l2 ]5 ^, H% t% O5 o$ X
      m3 U6 n& i& K7 g! i3 w! ^
    8 E/ O1 k- S& r( K. A
    只有当设计师在设计和验证内都考虑了工差,他们才能说做了可制造性设计。只有当工具供应商认识到芯片只是子系统——比如 PCB——的一部分,那么 DFM 最终才能与开发终端产品的客户真正相关起来。
    . f% C& v" U: t) b# J
    ! }) o* N# r: U, H

    该用户从未签到

    2#
    发表于 2021-4-1 14:41 | 只看该作者
    DFM是设计完必须做的
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-21 14:50 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表