浅析面向印刷电路板的 可制造性设计

fordies1

尽管围绕着可制造性设计（DFM）的价值、定义、变化性和技术争执颇多，但所有的问题都是基于芯片。当然，当我们开始考虑 45 和 32 纳米设计时，芯片 DFM 是很关键的要求。然而，关注芯片 DFM，却忽视了更重要的技术需要：面向印刷电路板的 DFM。
5 G( B1 p/ g) X8 M% ?4 u: A
4 Q- K5 o9 q# s$ N/ w, p
3 l; }4 n! B) z1 t我们都知道即使硅片百分之百完美，如果芯片到芯片通信链接的任何一个元件（比如封装，连接头或电路板）损坏，目标系统可能仍然不能正常工作。许多封装、连接器和 PCB 供应商也许被系统设计师追逼着控制他们的加工容差。



但是，除非所有供应商一致加强规范，例如一个有正负 5%容差的连接器对 PCB 正负 10%容差的系统可能收效不大。为了优化系统设计，设计师需要研究每个元件的因果关系。迄今为止，我们没有 DFM 工具来处理诸如此类的设计问题。
% C( S: H  x+ A/ D+ N7 X
' _1 p; d$ r% @! ]( `5 I9 V
9 X: i! }0 V! I$ s& l& E0 D
8 A. C. J1 z) W6 F在预布局设计阶段，高速系统或信号完整性工程师通常只能进行有限的 Spice 仿真。为确保系统工作正常，需要对能覆盖所有加工容差的边界情形进行仿真。



) v; W6 c0 u6 I+ [! Y例如，PCB 内的金属线宽变化、介电堆叠高度、介电质常数和损耗正切值全部都能影响阻抗和衰减。然而，仅有较大规模公司的工程师才可能有资源来定制自有的脚本，来进行上千次仿真工作，然后再对结果进行处理。即便这样，对哪种变量进行扫描仍然没有定义完好的标准。


5 F/ _* w, A9 S$ j# n
1 O* G. ]+ T0 e) m  H$ p5 ?; i; R最明显缺乏的是封装和连接器的边界模型。对于高速设计，这些模型只能通过与频率相关的 S 参数来精确定义。然而，极少有供应商提供好的 S 参数模型，更不用说在宽范围频率内的边界模型了。



, W# r" D  C- N  |在后布局验证阶段，需要进行复杂 PCB 的精确提取和仿真，以计算详细的转角和弯曲。可是，几乎没有工具可用。
3 N7 L; K! D$ n/ T- ?5 o
4 |3 p* h$ T9 ]1 l

很明显，需要通用的 PCB 设计和验证方法。那么，我们需要些什么呢？
; A4 T' \2 C5 |3 z0 }2 C( B% C

3 H/ X# }2 o6 S) o
3 v5 T2 ]# W8 U1 u; G3 U9 E# J让我们关注两大领域。对预布局设计，举例来说，最好有 GUI 驱动的线路图输入编辑器，使设计师能容易地输入每个元件的变化，仿真并处理结果，报告每个变量的产生和影响。
! d9 d; e# S) l5 b6 a$ d% |

# h( G  \/ \% k/ L; z
对后布局验证，DFM 工具需要能自动调整版图以覆盖边界情形，采用快速的全波提取器来提取寄生参数，在电路仿真中用 I/O 晶体管边界模型仿真。



只有当设计师在设计和验证内都考虑了工差，他们才能说做了可制造性设计。只有当工具供应商认识到芯片只是子系统——比如 PCB——的一部分，那么 DFM 最终才能与开发终端产品的客户真正相关起来。

) ?' m1 ]$ G6 t8 K$ U0 q

hunterccc

DFM是设计完必须做的