DC-DC降压芯片是否有输入输出压差范围要求？

zawq · 发表于 2021-3-12 15:51

您需要登录才可以下载或查看，没有帐号？注册

x

srilri2 · 发表于 2021-3-12 16:38

在LDO应用中，会有一个输入输出压差范围的概念

srilri2 · 发表于 2021-3-12 16:39

该问题本质其实是DC-DC降压电路中，在输入输出规格内，芯片占空比是否受限、导通损耗的问题

Anda · 发表于 2021-3-12 16:47

DC-DC其实是一个“直通”状态，即输出电压等于输入电压，当然，真实的应用中，芯片的占空比不会达到完整的100%，而且由于芯片里集成或外置的MOSFET的导通内阻以及输出电感上Rdc，实际输出电压与输入电压之间会有一个压差。

asdf193 · 发表于 2021-3-13 10:09

有，一般是反馈脚上的电压那么大，如果反馈脚上是0.806,v那么这么就是0.806这么大

_buer · 发表于 2021-3-13 11:58

是有的，这个压差至少是一个开关管的导通压降，一般低压DCDC开关管为MOS管，MOS管的导通压降不想晶体管那样是基本不变的，而是与MOS管的导通阻抗和流过MOS管的电流有关，一般情况下DCDC的输入输出压差在毫伏级别，手册上一般会给出，以手册数据为准

davidyan · 发表于 2021-3-15 20:41

一般正负1.5%

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DC-DC降压芯片是否有输入输出压差范围要求？