找回密码
 注册
关于网站域名变更的通知
查看: 690|回复: 3
打印 上一主题 下一主题

片级封装技术

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-2-24 13:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
片级封装技术是 什么技术?求介绍

该用户从未签到

2#
发表于 2021-2-24 14:48 | 只看该作者
片级封装(Wafer-Level package)技术是一种新型的半导体器件封装技术。
) n5 A7 P. t, b6 x在传统封装基础上将封装尺寸缩小到芯片尺寸,且以晶圆片的形式大批量生产,降低封装成本,实现了小型化封装。本文针对2048×1536超大面阵非制冷红外焦平面探测器片级封装的设计,开展了其片级封装总体方案设计、封装结构设计、工艺设计及关键工艺验证。4 c' x- u0 u$ a7 t/ c. w: p" `* C
主要完成内容如下:
: x: X7 j) `0 ]8 K% g. L& m- K' ^( K4 F(1)完成了超大面阵非制冷红外探测器片级封装总体方案设计,包括组件结构方案设计和封装工艺方案设计。组件结构设计方面,分别完成了两层晶圆片结构和三层晶圆片结构器件片级封装设计;在片级封装工艺上完成了CTW(Chip to wafer)和WTW(Wafer to wafer)封装方案设计,并进一步完成了两个方案的工艺流程设计。
6 R& U$ P0 Z2 i  n% Y, R(2)对片级封装力学、光学做了仿真设计,并绘制了器件两层及三层晶圆片级封装工程图。通过力学和光学可靠性仿真分析,确定了合适的基板厚度和键合环宽度;同时对器件片级封装真空寿命做了分析计算。根据芯片结构及可靠性仿真设计结果,确定封装键合环宽度为1.5mm,上基板的厚度为0.85mm,上基板的平面封装尺寸为44.860mm×41.730mm,下基板的平面封装尺寸为46.260mm×43.130mm,并依此绘制了器件两层及三层晶圆片级封装工程图。
3 R4 @6 F' B  f  g6 ^9 P: V(3)完成了两层晶圆CTW、WTW片级封装工艺流程和三层晶圆WTW片级封装工艺流程设计。并对关键工艺开展了工艺验证,完成了晶圆键合环金属化工艺、晶圆键合工艺等实验验证。# G5 c% [) `  @  ~& i. L$ F( L
半导体器件封装技术分以下几种:: L, ~& C) Z. \) j. W9 B
半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。" V5 O" H" x( C( b3 U$ s& j1 M6 m
从DIP、SOP、QFP、PGA、BGA到CSP再到SIP,技术指标一代比一代先进。总体说来,半导体封装经历了三次重大革新:第一次是在20世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在20世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。

该用户从未签到

3#
发表于 2021-2-25 13:49 | 只看该作者
来学习一下

该用户从未签到

4#
发表于 2021-2-25 13:53 | 只看该作者
楼上厉害了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-13 22:39 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表