高效低功耗低并行度 LDPC 编码方法

wozuishuai

摘 要：低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一，具有优良的性能且被国际通信标准组织广泛
, m4 J/ a; ?6 `采纳为信道编码。CCSDS 推荐使用 LDPC 码作为近地空间和深空探测的信道编码方案。该文提出高效，低功耗，
低并行度的 LDPC 编码方法。该方法通过采用插“0”和改变循环矩阵的结构实现了对 CCSDS 标准中推荐的校验
矩阵子矩阵大小为奇数的 LDPC 码的低并行度编码。通过分析编码过程，提出了只对输入信息中的“1”有效信息
3 A6 C  N5 z: T$ n5 j* P位进行编码的方案，减少了编码中移位寄存器的移位次数，大幅度地降低了编码器功耗。文中采用 FPGA 实现了
! n: D6 y. G/ ~& W" P2 ~+ D/ ~0 B(8176, 7154)78LDPC 码的编码器，结果显示在硬件开销略有增加的情况下，编码功耗大幅度下降，编码速率接近
低并行度编码方案。
关键词：差错控制编码；低并行度；低功耗；QC-LDPC；VLSI 设计
1 引言
% e8 ?  }3 a+ R) F1962 年，MIT 的 GALLAGER 首次提出了低
! V2 g; n: R* n3 T) A. V密度奇偶校验码[1](LDPC 码)，但是受限于编译码算
法的复杂性和当时的集成电路制造水平，
/ D1 r: o9 E. ^2 R$ g7 DGALLAGER 博士的发现没有引起人们的重视。直
! v5 G5 e( ~8 v0 a到 1993 年，法国学者 BERROU 等人[2]提出了具有
接近 Shannon 极限的 Turbo 码之后。剑桥大学的
MACKAY 等 人 [3] 重新对 GALLAGER 提出的




; p8 F4 U" |3 L* u
7 q* A" f# W% i2 _; S附件下载：

游客，如果您要查看本帖隐藏内容请回复

2 x4 J" `2 z+ a
) m2 V8 Q4 N+ V

wuhoou

谢谢分享