超高速全并行快速傅里叶变换器

BeardRen

摘 要：设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个
全并行架构的 FFT 处理器，其避免了复杂的路由寻址以及数据访问冲突等问题，基于较大基进行分解降低运算复
杂度。由于旋转因子已知和固定，大量的乘法转化为了定系数乘法。同时由于采用了串行的计算单元，在达到全并
! \6 c( v5 A) G) U" a5 D6 k9 F行结构的高速度同时硬件复杂度相对较低；所有的硬件计算单元处于满载的条件，其硬件效率能达到 100%。根据
% V1 [& \. _3 R8 J% Z# `1 A实际的实现结果，所提出的 512 点 FFT 处理器结构能够达到 5.97 倍速度面积比的提升，同时硬件开销仅占用了
! l$ k7 a" o% uXilinx V7-980t FPGA 30%的查找表资源与 9%的寄存器资源。
/ }" z# C/ k, W/ m/ {: a+ p" O关键词：快速傅里叶变换；全并行；比特串行计算；常系数乘法
1 引言
0 y6 E1 ?" W2 A. Q5 d) u; w* VFFT(Fast Fourier Transform)作为技术核心之
& o0 x/ E/ h/ o% O7 ~( n一广泛应用于雷达以及无线通信领域[1 ]
−8 。由于现
有设计的吞吐率限制，系统中需要多个 FFT 单元协
同处理。例如 4G LTE(Long Term Evolution)中，
) O: n# J5 T' ~7 c需要近 10 套 FFT 以满足信号接收、信道估计与均
衡等处理需要；而在未来 5G 移动通信系统中，
( _6 K  X% W3 T0 p7 t; CMassive MIMO(Multiple Input Multiple Output)
, a. o9 E- \6 i& R* `# L0 ]8 ?2 U' |接收端可能需要多达 64~128 路 FFT 支持。为满足
0 t, O; c9 }5 I0 g; ~! ~, P3 a未来 5G 中低时延高吞吐率的需求，探究新的实现
结构，以进一步提升 FFT 计算速度十分必要。




* j* U! E: x! \! Y
附件下载：

游客，如果您要查看本帖隐藏内容请回复

9 Z: y( L9 Y% ^- ?0 a* z

nolita

谢谢分享