找回密码
 注册
关于网站域名变更的通知
查看: 690|回复: 6
打印 上一主题 下一主题

[仿真讨论] 电源滤波不够充分,会对抖动产生直接影响吗?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-2-4 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
电源滤波不够充分,会对抖动产生直接影响吗?4 I' S* I8 u; s2 @$ I( Q
  • TA的每日心情
    开心
    2020-8-5 15:09
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2021-2-4 13:13 | 只看该作者
    抖动特性绝大部分取决于输出芯片的特性
  • TA的每日心情
    开心
    2020-8-5 15:09
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2021-2-4 13:14 | 只看该作者
    电源滤波不够充分,时钟参考源太冲太大也会增加抖动成分

    该用户从未签到

    4#
    发表于 2021-2-4 13:25 | 只看该作者
    信号线的匹配对抖动产生直接的影响

    该用户从未签到

    5#
    发表于 2021-2-4 13:26 | 只看该作者
    特别是芯片中含有倍频功能,本身相位噪声较大

    该用户从未签到

    6#
    发表于 2021-2-4 17:25 | 只看该作者
    本帖最后由 qianxizhiyun 于 2021-2-4 17:27 编辑 ) C# l# ?' K  P' \$ M

    - l% f- Q: R, {: V6 D3 z5 j) L; Kchip内部IO在翻转的时候,会从电源轨上吸收电流,由于封装、平面、Ball等的寄生电感,会造成电源轨上电压的波动,可以称之为noise或ripple,这种现象叫做SSN。power noise会影响IO buffer输出的delay和slew rate,会造成jitter,电源影响的jitter可以称之为PSIJ(power supply noise induced jitter)。所以从PI的角度,是要控制power rail的ripple的,对应的一些IP的spec里也会明确给出ripple的range。
  • TA的每日心情
    无聊
    2021-5-13 15:58
  • 签到天数: 37 天

    [LV.5]常住居民I

    7#
    发表于 2021-2-5 10:29 | 只看该作者
    只能说有可能会,具体要看电源内部的处理方式
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-5 16:13 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表