这些多谐振荡电路的特性，你都知道吗？

tend

各个时序逻辑电路可用于构建更复杂的电路，例如多谐振荡器，计数器，移位寄存器，锁存器和存储器。
# D# E7 E4 E6 d
9 P- N+ _( m  P5 F" X8 W4 @" B但是，为了使这些类型的电路以“顺序”方式运行，它们需要添加某种形式的时钟脉冲或定时信号，以使它们改变状态。时钟脉冲通常是连续的方形或矩形波形，由单个脉冲发生器电路（如Multivibrator）产生。
$ Z9 |) j7 F$ T0 s' b
- n0 q+ A; Y" i阿多谐振荡器“高”状态和“低”状态产生连续输出之间电路振荡。不稳定的多谐振荡器通常具有偶数50％的占空比，即输出的50％的循环时间为“ HIGH”，其余50％的输出为“ OFF”。换句话说，不稳定定时脉冲的占空比为1：1。

使用时钟信号进行同步的顺序逻辑电路取决于频率，因此取决于时钟脉冲宽度以激活其开关动作。时序电路还可以使用时钟信号的上升沿，下降沿或两个沿来改变其开关状态，如我们先前在基本触发器电路中所见。以下列表是通常与定时脉冲或波形相关的术语。
# |9 }5 n3 l5 }& n* g1 Q9 t4 X

时钟信号波形

2 E% i, u( _! e* E

• 高电平有效  –如果状态更改在时钟脉冲上升沿或在时钟宽度期间从“低”变为“高”。
• 低电平有效  –如果状态变化在时钟脉冲的下降沿从“高”变为“低”。
• 时钟宽度  –这是时钟信号的值等于逻辑“ 1”或“高”的时间。
• 时钟周期  –这是在相同方向上的连续跳变之间的时间，即两个上升沿或两个下降沿之间的时间。
• 占空比  –这是时钟宽度与时钟周期的比率。
• 时钟频率  –时钟频率是时钟周期的倒数，频率= 1 /时钟周期。（ƒ= 1 /吨）
  

时钟脉冲发生电路可以是模拟和数字电路的组合，它们会产生连续的一系列脉冲（称为“不稳定”多谐振荡器）或特定持续时间的脉冲（称为“单稳态”多谐振荡器）。组合两个或多个多谐振荡器电路可生成所需的脉冲模式（包括脉冲宽度，脉冲之间的时间和脉冲频率）。

时钟脉冲发生电路基本上有三种类型：
* _8 I& W, P& c4 ]- v8 L

• 非稳态 -甲自由运行多谐振荡器 ，其具有NO稳定状态，但两种状态这个作用产生以固定的已知频率的方波脉冲序列之间连续进行切换。
• 单稳态 –一次触发的多谐振荡器 ，只有一个稳定状态，一旦从外部触发，它将返回到其第一个稳定状态。
• 双稳态 – 具有两个稳定状态的触发器，产生一个高电平或低电平的单个脉冲。
  

产生非常简单的时钟信号（或脉冲）的一种方法是数字逻辑门的互连。由于“与非”门包含电流放大，因此它们还可用于借助单个电容器和电阻器提供合适的时钟信号或定时脉冲，以提供所需的反馈和定时功能。

这些定时电路由于其简单性而经常被使用，并且如果曾经设计的逻辑电路具有一些未使用的门，这些门可用于产生单稳态或非稳态振荡器，则它们也很有用。这种简单的RC振荡器网络有时被称为“松弛振荡器”。
. `; U& e7 k; W$ \8 x# |$ `
3 ]" m: B* r7 |- u9 k. P; ~- j单稳态多谐振荡器电路单稳态多谐振荡器或“单次”脉冲发生器通常用于将短的尖锐脉冲转换成更宽的脉冲，以用于定时应用。当施加合适的外部触发信号或启动脉冲T时，单稳态多谐振荡器会产生一个“ HIGH”或“ LOW”的输出脉冲。
' R' h9 \8 D1 t/ m
该触发脉冲信号启动一个定时周期，该周期导致单稳态的输出在定时周期（t 1  ）的开始时改变状态 。输出保持在此第二状态，直到定时周期（t 2  ）为止，定时周期 由定时电容器C T和电阻器R T的时间常数确定。
$ Y+ u" ]" R! M! ~( b/ U
现在，单稳态多谐振荡器一直处于第二个计时状态，直到RC时间常数结束为止，然后自动“重置”或使其自身返回到其原始（稳定）状态。然后，单稳态电路仅具有一个稳定状态，即其空闲或休息状态。这种电路的一个更通用的名字就是“触发器”，因为它可以由两个交叉耦合的与非门（或非门）构成，正如我们先前所见。考虑下面的电路。
简单的NAND门单稳态电路

假设最初，触发器输入T通过电阻R 1保持在逻辑电平“ 1”为高电平，从而第一与非门U1的输出在逻辑电平为“ 0”为低电平（与非门原理）。定时电阻R T连接到等于逻辑电平“ 0”的电压电平，这将使电容器C T完全放电。因此，U1的输出为低电平。随着定时电容器完全放电，结点V1也将等于“ 0”，从而导致第二个与非门U2的输出作为反相连接非门，为高电平（逻辑1）。

: F6 _! N5 z: p" M( ~) M来自第二与非门（  U2  ）的输出被反馈到U1的一个输入，以提供必要的正反馈。由于结V1和输出U1都处于逻辑“0”，在定时电容器没有电流流动Ç Ť。这导致电路稳定，并且它将保持在此稳定状态，直到施加了触发输入T。


如果现在施加负脉冲外部或由按钮到的触发输入的动作NAND门U1，的输出U1将变高到逻辑“1”（与非门的原则）。
  }: n- B) B  w由于电容器两端的电压不能瞬时改变（电容器充电原理），这将导致V1处的结点以及U2的输入变为高电平，这又将使“与非”门U2的输出变为逻辑0。现在，即使触发输入脉冲T被删除，电路也将保持在第二定时状态。这称为亚稳定状态。

现在，随着电容器C T在由电阻器/电容器组合确定的时间常数从U1的HIGH输出开始充电时，电容器两端的电压将增加。该充电过程将继续进行，直到充电电流无法保持U2的输入，从而使结点V1变为高电平为止。
1 q8 N" N1 O* z
发生这种情况时，U2的输出将再次切换为逻辑1的高电平，进而导致U1的输出变为低电平，并且电容器在电阻R T的影响下放电到U1的输出中。现在，电路已切换回其原始稳定状态。
) O! L6 \1 w  r9 Q
, M+ L+ J2 p& U, V
) F4 e  U: ~. ~因此，对于每个负向触发脉冲，单稳态多谐振荡器电路会产生一个低向输出脉冲。输出时间段的长度由电容器/电阻器组合（RC网络）确定，并以秒为单位的电路时间常数 T = 0.69RC给出。由于与非门的输入阻抗非常高，因此可以实现较大的时序周期。
& p* Y) ?6 K/ `4 `7 ~* X# O/ s- ?$ M除了上面的“与非”门单稳态类型电路外，还可以使用作为反相器连接的非门，“与非”门和“或非”门构建简单的单稳态定时电路，从触发脉冲的上升沿开始其时序，如下所示。
, L7 S5 [) x# I/ N! p非门单稳态多谐振荡器

如同上面的与非门电路一样，最初，触发器输入T在逻辑电平“ 1”时为高电平，因此，第一非门U1的输出在逻辑电平“ 0”时为低电平。定时电阻器R T和电容器C T并联连接到第二非门U2的输入。由于U2的输入为LOW，因此其在Q的输出将为HIGH。
当逻辑电平“ 0”脉冲施加到第一个“非”门的触发输入T时，它会改变状态并产生逻辑电平“ 1”输出。二极管D1将此逻辑1电压电平传递到RC定时网络。电容器两端的电压C T迅速增加到这个新的电压电平，该电压电平也连接到第二个非门的输入。这继而在Q处输出逻辑“ 0”，并且只要施加到电路的触发输入T保持低电平，电路就保持在该亚稳态状态。


当触发信号再次返回高电平时，第一个非门的输出将变为逻辑“ 0”（非门原理）为低，充满电的电容器开始通过跨接在其上的并联电阻向自身放电。当电容器两端的电压下降到第二个非门输入的下限阈值以下时，其输出再次切换回，从而在Q处产生逻辑电平“ 1” 。二极管D1防止定时电容器通过第一非门输出将自身放电回去。
# \- X( n1 d8 N! m( G+ D
& N# G! ]; O  p+ H6 R然后，将时间常数用于NOT门单稳多谐振荡器被给定为T = 0.8RC +触发以秒。
0 Y1 |2 l7 C2 N0 X; P0 u+ v& C/ c, q单稳态多谐振荡器的一个主要缺点是，施加下一个触发脉冲T之间的时间必须大于电路的RC时间常数。
8 ^+ V" s1 z: A
1 A" ^) U/ E8 M$ V不稳定的多谐振荡器电路不稳定多谐振荡器是多谐振荡器电路中最常用的类型。不稳定的多谐振荡器是一种自由运行的振荡器，它没有永久的“元”或“稳定”状态，但是会不断地将其输出从一种状态（低）更改为另一种状态（高），然后再返回。从“高”到“低”以及从“低”到“高”的这种连续切换动作产生了连续且稳定的方波输出，该输出在两个逻辑电平之间突然切换，使其非常适合于定时和时钟脉冲应用。

与上述先前的单稳态多谐振荡器电路一样，定时周期由电阻电容RC Network的RC时间常数确定。然后，只需改变电路中电阻和电容的值即可改变输出频率。
NAND门非稳态多谐振荡器

该多谐振荡器电路使用了两个CMOS NOT门如CD4069或74HC04六反相器IC中，或在我们的一对CMOS的下面简单的电路NAND门如CD4011或74LS132以及一个RC计时网络。两个“与非”门连接为反相“非”门。

假设最初来自“与非”门U2的输出在逻辑电平“ 1”处为高，那么输入必须在“逻辑”电平“ 0”处为低电平（“与非”门原理），与从第一“与非”门U1的输出一样。电容器C经由定时电阻器R 2连接在第二与非门U2的输出与其输入之间。现在，电容器以由R 2和C的时间常数确定的速率充电。
9 w. U4 w# O& E( [1 r% t- ?7 u

随着电容器C充电，电阻器R 2和电容器C之间的结点（也通过稳定电阻器R 2连接到与非门U1的输入端）减小，直到达到U1的下阈值。此时，U1的变化状态和输出U1现在变高。这种变化导致“与非”门U2的状态也改变，因为其输入现在已从逻辑“ 0”变为逻辑“ 1”，从而导致“与非”门U2的输出 变低。
6 y6 s1 t. F7 l. T1 n0 ]
电容器C现在变为反向偏置，因此开始通过U1的输入自身放电。电容器C再次沿与R 2和C的时间常数相同的相反方向充电，直到达到NAND门U1的上阈值为止。这将导致U1更改状态，并且该循环将再次重复进行。
4 y9 J! x2 ~& U3 M* [2 h& ~1 P
6 T% n) L0 Y4 G  y# l" }: v然后，NAND门非稳态多谐振荡器的时间常数以秒为单位给出T = 2.2RC，输出频率以ƒ= 1 / T给出。
! o* A2 _& @3 v/ l- v. s
例如：如果电阻器R 2 =10kΩ，电容器C = 45nF，则电路的振荡频率为：
" g' |/ a! ^2 D- [( _

然后计算出输出频率为1kHz，这相当于1ms的时间常数。因此，输出波形如下所示：

双稳态多谐振荡器电路所述双稳态多谐振荡器电路基本上是一个SR触发器，我们看一下在前面的教程加上一个逆变器或NOT门以提供必要的交换功能。与触发器一样，双稳态多谐振荡器的两种状态都是稳定的，并且电路将无限期地保持在任一稳定状态。当施加合适的外部触发脉冲T时，这种类型的多谐振荡器电路会从一种状态“仅”传递到另一种状态，因此，要通过一个完整的“ SET-RESET”周期切换，需要两个触发脉冲。这种类型的电路也称为“双稳态锁存器”，“切换锁存器”或简称为“ T锁存器”。
NAND门双稳态多谐振荡器

制作双稳态锁存器的最简单方法是将一对施密特与非门连接在一起以形成SR锁存器，如上所示。两个与非门U2和U3形成双稳态，由输入与非门U1触发。可以省略此U1 NAND门，并用单个触发开关代替，以构成一个开关去抖电路，这在我们之前在SR触发器教程中已经看到。
  @' a! D: i* ~, y
当输入脉冲变为“低电平”时，双稳态锁存器进入“置位”状态，其输出为逻辑电平“ 1”，直到输入变为“高电平”，导致双稳态锁存器进入其“复位”状态，其输出为逻辑电平为“ 0”。双稳态多谐振荡器的输出将保持在“ RESET”状态，直到施加另一个输入脉冲，整个序列将再次开始。

然后，双稳态锁存器或“切换锁存器”是一种双态设备，其中高电平或低电平（逻辑“ 1”或逻辑“ 0”）的两个状态均稳定。

双稳态多谐振荡器具有许多应用，例如分频器，计数器或用作计算机存储器中的存储设备，但它们最好用于诸如锁存器和计数器的电路中。

8 I( x2 t" c( f, v, F1 @555定时器电路。使用标准的通用波形发生器IC的特殊设计可轻松创建简单的单稳态或非稳态多谐振荡器，以创建定时和振荡器电路。松弛振荡器可以简单地通过将几个无源元件连接到它们的输入引脚来构造，最常用的波形发生器类型的IC是经典的555定时器。

在555计时器是一个非常通用的低成本的正时IC，可以产生具有约1％的良好的稳定性的非常准确的定时周期，并且具有从几微秒之间的可变定时周期到许多小时，由被控制的定时周期连接到4.5至16伏之间的单个正电源的单个RC网络。

, `  ^' [1 [8 n% o3 w4 H. kNE555计时器及其后继产品ICM7555，CMOS LM1455，DUAL NE556等在555振荡器教程和其他基于电子的良好网站中进行了介绍，因此此处仅作为参考文献用作时钟脉冲发生器。如下所示，连接为555的多谐振荡器。
NE555不稳定多谐振荡器

555定时器在这里作为基本的不稳定多谐振荡器连接，产生连续的输出波形。引脚2和6连接在一起，因此它将在每个定时周期重新触发自身，从而用作不稳定振荡​​器。电容器，C1通过电阻充电时，R1和电阻，R2，但只有通过电阻器放电时，R2为另一侧R2被连接到放电端子，销7。然后定时周期吨1和吨2被给定为：
: ?$ L3 }( W5 P& }; v$ m' O7 d4 i

• t 1  = 0.693（R 1  + R 2）C 1
• t 2  = 0.693（R 2）C 1
• T = t 1  + t 2 = 0.693（R 1 + 2R 2）C 1
  # m" B/ O' E6 }; l) {8 m

取决于RC时序周期，电容器C1两端的电压范围为1/3 Vcc至大约2/3 Vcc。这种类型的电路非常稳定，因为它是从单个电源轨工作的，其振荡频率与电源电压Vcc无关。

wushy

是的，使用时钟信号进行同步的顺序逻辑电路取决于频率，因此取决于时钟脉冲宽度以激活其开关动作。时序电路还可以使用时钟信号的上升沿，下降沿或两个沿来改变其开关状态，如我们先前在基本触发器电路中所见。以下列表是通常与定时脉冲或波形相关的术语。