systemSI DDR仿真时参考时钟自动偏移

zw04043007

使用systemSI进行DDR仿真时，[url=]Worst Case Setup/Hold Condition 的结果中显示：[/url] TimingRef was shifted right by 500.501ps from the simulated position for the Worst Case Hold Condition.在[url=]Best Case Eye Height 或者其他模式下又会偏移不同的时间，[/url]
这种参考时钟自动偏移是因为控制器模型是FPGA，还是在systemSI中可以设置？@dzkcool ，杜老师这种情况下我的仿真准确吗？我该怎么设置？
' O: t. s) S* _' F5 \
1 F4 u' N8 K% v7 M/ Q) C% _; }

  w) J7 u6 n6 U  k

zw04043007

& a; [* z" H( g  S2 T: B
& D# T. D  x( }! f

blue822180

请问，您在仿真DDR的时候，在控制芯片内是否添加电源部分？还是您仿真就是主芯片加上内存颗粒