逻辑门的特点总结，这些细节你知道吗？

SIN2020

我们还看到，每个门分别具有与非门，或非门和缓冲器形式的相反或互补形式，并且这些门中的任何一个都可以连接在一起以形成更复杂的组合逻辑电路。
9 i) k1 K0 n; B" p( z
/ Y0 n' Z" Z( K" F. M( n我们还看到，在数字电子产品中，“与非”门和“或非”门都可以被归类为“通用”门，因为它们可用于构造任何其他类型的门。实际上，任何组合电路都可以仅使用两个或三个输入“与非”或“或非”门来构建。我们还看到，非门和缓冲器是单输入设备，也可以具有三态高阻抗输出，可用于控制数据流到公共数据总线上。
( P: a) S" S; i2 X2 X
数字逻辑门可由电阻，晶体管和二极管等分立元件制成，以形成RTL（电阻晶体管逻辑）或DTL（二极管晶体管逻辑）电路，但是当今的现代数字74xxx系列集成电路是使用TTL（晶体管-晶体管逻辑）基于NPN双极晶体管技术或74Cxxx，74HCxxx，74ACxxx和4000系列逻辑芯片中使用的更快，低功耗CMOS MOSFET晶体管逻辑。
下面总结了八个最“标准”的独立数字逻辑门及其对应的真值表。

. y2 o  F4 T3 P: P% t标准逻辑门逻辑与门

符号	真相表
2输入与数字逻辑门 6 A9 j( T5 ?" t	乙	一种	问
	0	0	0
	0	1个	0
	1个	0	0
	1个	1个	1个
布尔表达式Q = AB	读为A AND B给出Q

逻辑或门

符号	真相表
	乙	一种	问
	0	0	0
	0	1个	1个
	1个	0	1个
	1个	1个	1个
布尔表达式Q = A + B	读为A或B得出Q

反相逻辑门逻辑与非门

符号	真相表
	乙	一种	问
	0	0	1个
	0	1个	1个
	1个	0	1个
	1个	1个	0
布尔表达式Q =  A。乙	读为A和B不会给出Q

逻辑或非门

符号	真相表
	乙	一种	问
	0	0	1个
	0	1个	0
	1个	0	0
	1个	1个	0
布尔表达式Q =  A + B	读为A或B不会给出Q

独家逻辑门逻辑异或门（Ex-OR）

符号	真相表
	乙	一种	问
	0	0	0
	0	1个	1个
	1个	0	1个
	1个	1个	0
布尔表达式Q = A⊕B	读为OR B，而不是BOTH给出Q（奇）

逻辑异或非门（Ex-NOR）

符号	真相表
	乙	一种	问
	0	0	1个
	0	1个	0
	1个	0	0
	1个	1个	1个
布尔表达式Q =  A⊕B	读取相同的A和B是否给出Q（偶数）

单输入逻辑门十六进制缓冲区

符号	真相表
	一种	问
	0	0
	1个	1个
布尔表达式Q = A	读为A给出Q

非门（逆变器）

符号	真相表
	一种	问
	0	1个
	1个	0
布尔表达式Q =不是A或A	读为 1 m- _+ D6 T: d6 }, mA的倒数得到Q

上面的数字逻辑门及其布尔表达式的操作可以总结为一个真值表，如下所示。该真值表显示了每种可能的输入组合的主数字逻辑门的每个输出之间的关系。
/ m1 I6 w" l& a6 z# w( ~数字逻辑门真值表摘要以下逻辑门真值表比较了上面详细介绍的2输入逻辑门的逻辑功能。
8 u* z" g8 D# Y" ^/ a

输入项		每个门的真值表输出
乙	一种	和	与非	要么	也不	异或	异或
0	0	0	1个	0	1个	0	1个
0	1个	0	1个	1个	0	1个	0
1个	0	0	1个	1个	0	1个	0
1个	1个	1个	0	1个	0	0	1个

单输入门的真值表输出
一种	不	缓冲
0	1个	0
1个	0	1个

上拉和下拉电阻最后一点要记住，当将数字逻辑门连接在一起以产生逻辑电路时，必须通过适当的“连接”将任何“未使用”的输入直接连接到逻辑电平“ 1”或逻辑电平“ 0”。上拉”或“下拉”电阻（例如1kΩ电阻）产生固定的逻辑信号。这将防止未使用的输入端“浮动”在栅极周围并产生错误的栅极和电路切换。

如图所示，除了使用上拉或下拉电阻来防止未使用的逻辑门浮动外，门和锁存器的备用输入也可以连接在一起或连接到单个IC封装中的剩余或备用门。
: T4 L. ^8 ?3 M" q: t4 C6 a

rural

特别好的逻辑门的特点总结。期待楼主的下次分享。