单输入逻辑门（数字缓冲器）这些特性你知道吗？

grand

在上一教程中，我们研究了通常称为反相器的数字“非门”，发现“非”门的输出状态是其输入信号的互补，相反或反相。

4 B  y) `! G4 s) Y

因此，例如，当非门的单个输入为“ HIGH”时，其输出状态将为“ HIGH”。当其输入信号为“低”时，其输出状态将不会为“低”，换言之，其将其输入信号“反相”，因此命名为“反相器”。

但是有时在数字电子电路中，我们需要将逻辑门彼此隔离，或者使它们的驱动或开关高于正常负载，例如继电器，螺线管和灯，而无需反转。一种允许我们执行此操作的单输入逻辑门称为数字缓冲器。

与单输入，单输出反相器或“非”门（例如TTL 7404，其在输出上对其输入信号进行反相或互补）不同，“缓冲器”不执行任何反相或决策功能（例如具有两个或更多输入的逻辑门），而是产生与输入完全匹配的输出。换句话说，数字缓冲器不执行任何操作，因为其输出状态等于其输入状态。

" r; ~$ C( }. F/ h, @' F; [2 C

然后，可以将数字缓冲器视为应用Boole幂等律的幂等门，因为当输入通过此设备时，其值不会改变。因此，数字缓冲器是一个“非反相”设备，因此将给予我们的布尔表达式：   Q =甲。

然后，我们可以将单个输入数字缓冲区的逻辑运算定义为：

1 U. s3 r* c8 P; k" Z7 o

“只有当A为真时，Q才为真”

, V5 w5 Z# S, z  h! m  ?

换句话说，当缓冲器的输入A为true时，其输出（Q）状态仅为true（逻辑“ 1”），否则其输出为false（逻辑“ 0”）。

单输入数字缓冲器

符号	真相表
数字缓冲器	一种	问
	0	0
	1个	1个
布尔表达式Q = A	读为：A给出Q

的数字缓冲器也可以通过两个连接在一起而制成NOT如下所示栅极。第一个将“倒置”的输入信号阿和第二将“重新转化”，它返回到其原始水平进行输入的双重反转。

使用非门进行双重反转

0 t( U4 D3 e9 I9 i

您可能在想，如果数字缓冲器不以任何方式反转或改变其输入信号，或者像AND或OR门那样做出任何逻辑决定或运算，那又有什么意义呢，那么为什么不只使用一个电线，这是一个好点。但是，同相数字缓冲器确实在数字电子产品中有许多用途，其主要优点之一是它提供了数字放大功能。

数字缓冲器可用于将其他门或电路级彼此隔离，以防止一个电路的阻抗影响另一个电路的阻抗。数字缓冲器还可用于驱动高电流负载，例如晶体管开关，因为它们的输出驱动能力通常远高于其输入信号要求。换句话说，由于缓冲器具有所谓的高“扇出”能力，因此可以用于数字信号的功率放大。

数字缓冲器扇出示例

$ I/ w  ^3 f" e

缓冲器（或任何数字IC）的扇出参数是逻辑门的输出驱动能力或输出电流能力，可放大输入信号的功率。可能有必要将不止一个逻辑门连接到另一个逻辑门，或切换一个高电流负载（例如LED），然后通过缓冲器就可以做到这一点。

通常，逻辑门的输出通常连接到其他门的输入。每个输入都需要从栅极输出来的一定量的电流以改变状态，以便每个附加的栅极连接都会增加栅极的负载。因此，扇出是可以由逻辑门的一个数字缓冲器同时驱动的并行负载的数量。用作电流源的缓冲区可以具有高达20个相同逻辑系列门的高扇出率。

如果数字缓冲器具有较高的扇出额定值（电流源），那么它也必须具有较高的“扇入”额定值（电流吸收器）。但是，栅极的传播延迟会随着扇入而迅速恶化，因此应避免扇入大于4的栅极。

4 s2 i. h3 y' j& `. K+ U

这样一来，输入和输出的数量便受到限制，无法连接在一起，并且在需要将门彼此分离的应用中，可以使用三态缓冲器或三态输出驱动器。

$ p+ j% g6 L) m4 r1 }“三态缓冲器”

除了上面看到的标准数字缓冲器外，还有另一种类型的数字缓冲器电路，其输出可以在需要时从其输出电路“电子断开”。这种类型的缓冲区称为三态缓冲区，或更常见的是三态缓冲区。

3 P0 K2 ?' s* `; |

可以将三态缓冲器视为输入控制的开关，其输出可以通过外部“控制”或“启用”（EN  ）信号输入以电子方式“接通”或“关断”  。该控制信号可以是逻辑“ 0”或逻辑“ 1”类型的信号，导致三态缓冲器处于一种状态，允许其输出正常运行以产生所需的输出，或者处于另一种状态，即其输出被阻止或断开连接。

然后，三态缓冲器需要两个输入。如图所示，一个是数据输入，另一个是启用或控制输入。

三态缓冲开关等效

当激活到第三种状态时，它会禁用或关闭其输出，从而产生断路状态，该状态既不是逻辑“ HIGH”也不是“ LOW”，而是给出了非常高的阻抗High-Z或更常见的是Hi-Z。然后，这种类型的设备具有两个逻辑状态输入“ 0”或“ 1”，但可以产生三个不同的输出状态“ 0”，“ 1”或“  Hi-Z  ”，这就是为什么将其称为“ Tri”的原因或“三态”设备。

: f  x: [6 W* s# w- K* J" }0 I

注意，该第三状态不等于逻辑电平“ 0”或“ 1”，而是处于高阻抗状态，其中缓冲器输出与电路的其余部分电气断开。结果，没有从电源汲取电流。

1 }* m. R# S* q8 g( \, d4 Q6 \% e

有四种不同类型的三态缓冲，一组的输出由一个“启用或禁用高电平有效”控制信号产生反相的或非反相的输出，而另一组，其缓冲器输出由“受控活动- LOW ”控制信号产生反相或同相输出，如下所示。

有源“ HIGH”三态缓冲器

符号	真相表
+ A( k; b8 f* {. h( e三态缓冲器	启用	在	出
	0	0	高Z
	0	1个	高Z
	1个	0	0
	1个	1个	1个
如果使能等于“ 1”，则读取为输出=输入

一个主动-高 三态缓冲如74LS241八缓冲器中，当逻辑电平“1”被施加到它的“使能”控制线和数据从它的输入到它的输出通过被激活。当使能控制线为逻辑电平“ 0”时，缓冲器输出被禁用，并且高阻抗状态Hi-Z存在于输出上。

2 E1 a1 b' u; s$ I6 u, q" v/ i* D

高电平有效的三态缓冲器还可以具有反相输出以及其高阻抗状态，从而产生如图所示的高电平有效的三态反相缓冲器。

有源“ HIGH”反相三态缓冲器

符号	真相表
4 v8 e6 U' @  q/ T- I反相三态缓冲器	启用	在	出
	0	0	高Z
	0	1个	高Z
	1个	0	1个
	1个	1个	0
如果使能等于“ 1”，则读为输出=反相输入

当逻辑电平“ 1”应用于其“启用”控制线时，高电平有效反相三态缓冲器（例如74LS240八进制缓冲器）的输出将被激活。输入端的数据将传递到输出端，但会被反相以产生输入端的补码。当使能线在逻辑电平“ 0”为低电平时，缓冲器输出被禁用并且处于高阻抗状态Hi-Z。

如图所示，相同的两个三态缓冲器也可以通过低电平有效使能输入来实现。

有源“ LOW”三态缓冲器

符号	真相表
. Q0 [, T/ v6 z三态缓冲器 - ~9 |) k! A4 d. j$ t/ E4 l8 x	启用	在	出
	0	0	0
	0	1个	1个
	1个	0	高Z
	1个	1个	高Z
如果使能不等于“ 1”，则读取为输出=输入

一个低电平有效 三态缓冲是与上述相反的，并且当逻辑电平“0”被施加到它的“激活启用”控制线。数据从其输入传递到其输出。当使能控制线为逻辑电平“ 1”时，缓冲器输出被禁用，并且高阻抗状态Hi-Z存在于输出上。

有源“ LOW”反相三态缓冲器

符号	真相表
) y3 @1 }% ]+ {: Y. N+ [+ n2 L4 l反相三态缓冲器 9 _" T4 P& d9 Z; h% D9 x* i5 }* K" x 4 O8 b6 |2 n( t' A5 Q	启用	在	出
	0	0	1个
	0	1个	0
	1个	0	高Z
	1个	1个	高Z
如果使能不等于“ 1”，则读为输出=反相输入

一个低电平有效反相三态缓冲是与上述相反当逻辑电平“0”被施加到它的“它的输出被使能或禁用启用”控制线。当通过逻辑“ 0”使能缓冲器时，输出为其输入的补码。当使能控制线为逻辑电平“ 1”时，缓冲器输出被禁用，并且高阻抗状态Hi-Z存在于输出上。

% `' ^, F8 E- T! u) t6 \三态缓冲器控制

上面我们已经看到，缓冲器可以在数字电路内提供电压或电流放大，它也可以用于反转输入信号。我们还看到，数字缓冲器具有三态形式，可有效关闭输出，从而产生等效于开路的高阻抗状态（Hi-Z）。

该三态缓冲是在许多电子和微处理器电路，因为它们允许多个逻辑器件连接到相同的电线或总线而没有损坏或丢失数据的使用。例如，假设我们有一条数据线或数据总线，其中连接了一些内存，外围设备，I / O或CPU。这些设备中的每一个都能够同时在此单个数据总线上相互发送或接收数据，从而形成所谓的竞争。

当多个设备连接在一起时会发生争用，因为有些设备希望将其输出驱动为高电平，而某些驱动器为低电平。如果这些设备同时开始发送或接收数据，则当一个设备向总线输出逻辑“ 1”时，可能会发生短路，而另一设备将电源电压设置为逻辑电平“ 0”或接地，从而导致短路。短路情况，可能损坏设备以及丢失数据。

数字信息通过这些数据总线或数据高速公路以串行方式一次发送一次，或者以并行的形式（例如在微处理器数据总线中允许多达三（三）个缓冲区的方式）最多以八根（或更多根）电线在一起发送。可以连接到同一条数据高速公路，而不会损坏或丢失数据，如图所示。

三态缓冲器数据总线控制

然后，三态缓冲器可用于将设备和电路与数据总线相互隔离。如果将多个三态缓冲器的输出电连接在一起，则解码器用于在任何其他设备处于高阻抗状态的任何时候仅允许一组三态缓冲器在任何时候激活。下面显示了连接到4线数据总线的三态缓冲器的示例。

三态缓冲器控制

- M( `$ M4 R0 S1 j8 e! l) d% f

这个基本示例说明了如何使用二进制解码器来单独或一起在数据集中控制多个三态缓冲器。解码器选择与其二进制输入相对应的适当输出，仅允许一组数据将逻辑“ 1”或逻辑“ 0”输出状态传递到总线上。此时，连接到相同总线的所有其他三态输出都被置于其高阻抗Hi-Z状态而被禁用。

然后，只有当通过使能线EN A将有效的HIGH信号施加到三态缓冲器时，才能将数据集“ A”中的数据传输到公共总线。在所有其他时间，它都代表着与数据总线有效隔离的高阻抗状态。

! D' d/ s# m( s. U) }" [  c

同样，数据集“ B”仅在通过EN B施加使能信号时才将数据传递到总线。TTL 74244八进制缓冲器是连接到控制数据集的三态缓冲器的一个很好的例子。

也可以将三态缓冲器“背对背”连接，以产生所谓的双向缓冲器电路，该电路具有一个并联的“高电平有效缓冲器”，但反向连接一个“低电平有效缓冲器” 。

在这里，“启用”控制输入的作用更像是方向控制信号，导致数据“从”读取并“传输”到同一条数据总线。在此类应用中，可以使用具有双向切换功能的三态缓冲器，例如TTL 74245。

, Y$ {2 O) D8 o( ^" L$ w

我们已经看到，三态缓冲器是一种非反相设备，仅当使能（EN  ）引脚的输入为高电平时，才提供输出（与输入相同）， 否则缓冲器的输出进入其高阻抗（  Hi-Z  ）状态。三态输出不仅用于数字三态缓冲器，还用于许多集成电路和数字系统。

: P$ k; h1 d: _

数字缓冲器和三态缓冲器均可用于提供电压或电流放大，从而驱动比常规逻辑门高得多的负载，例如继电器，灯或功率晶体管。但是缓冲器也可以用于在两个或更多电路之间提供电隔离。

我们已经看到，如果将多个三态设备连接在一起，则可以创建一条数据总线，并且只要一次选择一个就可以了。三态总线允许多个数字设备通过使用I / O信号和地址解码在同一数据总线上输入和输出数据。

三态缓冲器可以单向和双向形式集成为四，六进制或八进制缓冲器/驱动器，如图所示，其中更常见的是TTL 74240，TTL 74244和TTL 74245。

常用的数字缓冲器和三态缓冲器IC包括：

TTL逻辑数字缓冲器

• 74LS07十六进制同相缓冲器
• 74LS17十六进制缓冲器/驱动器
• 74LS244八路缓冲器/线路驱动器
• 74LS245八路双向缓冲器
  

CMOS逻辑数字缓冲器

• CD4050六角同相缓冲器
• CD4503六角三态缓冲器
• HEF40244三态八路缓冲器
  ! [& M1 z3 o6 A) _: R- M1 V4 L+ r

' m; G! x9 O3 L0 l# p
  D' k8 u' N2 l* d5 c* T; u
74LS07数字缓冲器

5 L2 D, y- i& d74LS244八进制三态缓冲器

dull

是的，单输入逻辑门（数字缓冲器）很好的分享，期待楼主下次的分享。