PCB布局DFM

Happyday@

/ A/ H2 y$ l$ x2 O3 ]3 o( S$ ]- \

      在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。尤其是预布局，是思考整个电路板，信号流向、散热、结构等架构的过程。如果预布局是失败的，后面的再多努力也是白费。

8 p, o% N/ N- h$ \1 [3 s　　PCB布局设计印制线路板的设计工艺流程包括原理图的设计、电子元器件数据库登录、设计准备、区块划分、电子元器件配置、配置确认、布线和最终检验。在流程过程中，无论在哪道工序上发现了问题，都必须返回到上道工序，进行重新确认或修正。

　　本文首先介绍了PCB布局设计规则及技巧，其次阐述了PCB布局如何设计检视要素，分别从布局的DFM要求、热设计要求、信号完整性要求、EMC要求、层设置与电源地分割要求及电源模块要求等方面来详细解析，具体的跟随小编一起来了解一下。
+ h9 r  F" A3 y5 f! {


% f. |: J. m' P; J' C
6 @: ^7 A% s1 L　　PCB布局设计规则

　　1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。
+ e3 @' w% G0 f% V
　　2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。

0 L3 s5 }& n) ?; X  o6 @　　3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。
) U3 Z* Y' y# \3 e7 b3 u# B
　　4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。
5 y) ~+ _( f$ ?% m: g4 [9 \
, H  x# u0 T% \( O　　PCB布局设计技巧

. ^9 D$ k6 a) t7 [' q　　在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：

# L* k2 {  _0 I- U8 W' \　　1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向 ［1］ 。

5 o% q- V9 q" k- h6 }" B　　2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。
. _, Z2 ?  ^# e8 n6 Y) o
. l' m2 X; i- H5 h' A7 t　　3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。

, z1 q2 {# O& y% C

- J; A+ R/ B  g
* J! u  d% w" |% u2 ~' ^0 s; l" Z$ S　　PCB布局如何设计检视要素
- ~2 z! N# A% U+ G
. U+ J. J% u' H" X/ _. f+ A　　一、布局的DFM要求

　　1、已确定优选工艺路线，所有器件已放置板面。

　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。
) a# x1 g! c  ?' \4 E' m6 i
　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。
- ]& z6 x& [, F5 I. t# g
& M3 m' k1 e( N+ N　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。
2 x2 C2 L! c6 Z9 h1 O% F1 ]6 c1 }
　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。

　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。

　　7、各种需加的附加孔（ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔）无遗漏，且设置正确。

　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。
' {8 J! m4 i" Z! l2 n
　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。
  z9 c* p5 b0 L8 x  f% F" Z
　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。
- A7 E$ ]  ]- Z3 Z2 W6 E) s% s
　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。

　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。
7 K$ K! a0 ]% i
　　13、所有器件有明确标识，没有P*，REF等不明确标识。

% c7 _& j. {; W; V5 e' Q" b8 C　　14、含贴片器件的面有3个定位光标，呈“L”状放置。定位光标中心离板边缘距离大于240mil。

　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。

　　16、有缺口的板边（异形边）应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。
3 A# E2 p2 N9 `8 @' J1 o  |: N- r
5 v* h  a; k3 c+ @* e& V+ P. D　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。

" ^1 I! Z; k% {, c8 k1 @

　　二、布局的热设计要求

　　1、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。
" C3 c$ {) U8 [
+ m$ K$ \9 @, S) S　　2、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。

) e8 x' I% r, r0 H6 l  y5 [　　3、布局考虑到散热通道的合理顺畅。
" m1 K7 L4 |( O: E9 G' {5 r
% Z( P) q) I. l+ _　　4、电解电容适当离开高热器件。
% [5 j: |+ q8 v/ H5 V9 R& e
　　5、考虑到大功率器件和扣板下器件的散热问题。

　　三、布局的信号完整性要求

　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。
  l- }; d; Y$ }$ U3 |  G6 ^$ |& h
5 T# F) ^' g- P4 O& e9 N0 L4 a　　2、退耦电容靠近相关器件放置
, C$ F# V& s8 {6 l/ k
" k' L7 |# g- S* F& c! R　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。

　　4、高速与低速，数字与模拟按模块分开布局。

　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
" [$ `* `4 E$ b0 k' ~
　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。

　　7、对同步时钟总线系统的布局满足时序要求。




& k2 C1 i* X' ^1 y6 P0 w7 G4 x　　四、EMC要求

　　1、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。
6 B! @) M! M! _& s- [& O5 H
　　2、为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。
( _, i/ J7 G5 G
　　3、接口器件靠近板边放置，已采取适当的EMC防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力。
# W+ p) |# l& S  Z9 I! c! X' p  Y
* i3 q) N* Y' i" I. l: Z- D　　4、保护电路放在接口电路附近，遵循先防护后滤波原则。
& `8 q( y. t, }  O+ |
　　5、发射功率很大或特别敏感的器件（例如晶振、晶体等）距屏蔽体、屏蔽罩外壳500mil以上。

0 `' z9 A& P' P* J　　6、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。

$ u0 I$ x" X8 D: z4 d! @8 _　　五、层设置与电源地分割要求

: D* K2 y- j, h9 l4 D6 h　　1、两信号层直接相邻时须定义垂直布线规则。

　　2、主电源层尽可能与其对应地层相邻，电源层满足20H规则。
& d& Y) {0 j# L* |0 ?
( o1 h  I' B2 t6 z8 i- Y, ^, z　　3、每个布线层有一个完整的参考平面。

3 D: @; [( a. C3 P+ F& v2 h9 Y　　4、多层板层叠、芯材（CORE）对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。

. O5 L. ~: j4 i+ A6 X& {$ a% W+ l3 d　　5、板厚不超过4.5mm，对于板厚大于2.5mm（背板大于3mm）的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。
3 ]7 A3 v9 A& y# J- b7 Q
　　6、过孔的厚径比大于10:1时得到PCB厂家确认。

( D! `! T, E) E5 T1 y4 C　　7、光模块的电源、地与其它电源、地分开，以减少干扰。
, y/ s9 T! o+ r$ [. u+ l% {
　　8、关键器件的电源、地处理满足要求。
% P2 D4 L0 h9 p# n3 M: D
　　9、有阻抗控制要求时，层设置参数满足要求。
2 q; ~2 D5 I  l5 g  l# E* {. l
1 M" k$ U: l1 c9 O4 c; m  ]0 Z
- C; _4 P, Q% X) j) d
3 j+ j) V7 p: e( ^& |, j" i
$ r9 F: l; X2 V& {　　六、电源模块要求

　　1、电源部分的布局保证输入输出线的顺畅、不交叉。
, c! g. w* G1 W1 o9 t
# l2 l, |) u! Q. {　　2、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。
# }6 }- S$ M; u- E) r
* w( p: n/ i8 N0 e! ?0 J, q　　七、其他方面的要求

7 I) m7 x# T6 t　　1、布局考虑到总体走线的顺畅，主要数据流向合理。
3 {. [3 Y$ g8 O# y* v: G) |
4 ^/ J8 g- |# y7 T4 i- G5 t/ D/ O& X/ m　　2、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。

　　3、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。
/ ~  z+ Q$ w7 c/ D9 m
7 m' ^, B/ S9 z! }) x0 l( y3 U& {' [　　4、如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。
& x" X0 k, p  M6 N  J- a' Y0 V
% P% h: d$ `% \; i　　5、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。

: f) N  P: _! B' m. J　　6、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。

　　7、含有高速光模块时，布局优先考虑光口收发电路。

　　8、布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。
( j* a; d( |: z2 U, G+ b
　　9、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。