PCB布局DFM

Happyday@

5 b' S( q2 C/ z

      在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。尤其是预布局，是思考整个电路板，信号流向、散热、结构等架构的过程。如果预布局是失败的，后面的再多努力也是白费。
( y* L! ?8 j$ j
4 w) F. w% K5 z. j  j9 n6 E% f　　PCB布局设计印制线路板的设计工艺流程包括原理图的设计、电子元器件数据库登录、设计准备、区块划分、电子元器件配置、配置确认、布线和最终检验。在流程过程中，无论在哪道工序上发现了问题，都必须返回到上道工序，进行重新确认或修正。

　　本文首先介绍了PCB布局设计规则及技巧，其次阐述了PCB布局如何设计检视要素，分别从布局的DFM要求、热设计要求、信号完整性要求、EMC要求、层设置与电源地分割要求及电源模块要求等方面来详细解析，具体的跟随小编一起来了解一下。

* X* [0 A$ t8 h


+ D8 F" e$ |: W　　PCB布局设计规则
: L% t' y4 C4 E5 V
) O4 T: ?6 [/ I5 I, C3 x% y, N+ f　　1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。
" ?+ _2 u$ }6 F1 e4 S
　　2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。
' ?+ G* ~4 K1 s$ H* \- M
" P: q# l$ X1 R( r/ N6 T　　3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。

3 k- q0 u6 _, _9 X0 a2 ?) Q　　4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。
  M' P; u' b9 h
3 `: F5 f; j7 @1 {  v5 O　　PCB布局设计技巧
/ q7 i" C, U  x$ b) n8 f
　　在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：

5 W6 B7 D. u4 R; I! p$ D8 K& g% @　　1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向 ［1］ 。

9 j" e  X8 ~( M9 L/ F8 p) q　　2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。
/ ^1 D" X0 V& K1 U
" D; i- G2 Q; B0 [/ S( |　　3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。


1 t+ w, m1 `  z
8 C$ ~4 e) t2 h: Q
9 T5 R, T. X. [5 F4 _* M5 X　　PCB布局如何设计检视要素
1 O! O- V1 ]; l# y3 m  j
' c( ?4 w5 x/ {$ p, I# I　　一、布局的DFM要求
# u) l/ \9 n& @: w5 b8 ]3 z( q
　　1、已确定优选工艺路线，所有器件已放置板面。

　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。

　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。

　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。
) e3 g+ E- b7 ~& ^5 `
　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。

　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。

  b) y3 J0 e# M$ x　　7、各种需加的附加孔（ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔）无遗漏，且设置正确。

　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。

4 H! l- S! o& @% M7 C　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。
7 O- c# I. Y) G( V
　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。

8 X4 q( _) k- I$ _2 s/ A8 F' K　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。
' ^# v! E) ~9 b0 q, \
* z: t0 Q, _' d) I4 ^* M　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。
7 l6 y; ~+ x9 b1 T/ l6 ^
6 K' f6 f  ~" ~! g: m- X6 i) c　　13、所有器件有明确标识，没有P*，REF等不明确标识。
  [( q$ G  g# {$ S
, B# E' a9 P' S  a6 F/ M　　14、含贴片器件的面有3个定位光标，呈“L”状放置。定位光标中心离板边缘距离大于240mil。
+ T5 M- m- a# U( X0 L3 F- |8 b
7 Q" r! I  @; N! W5 w+ e) m; S" h　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。
* I: X( p" v! a6 d  p) s: h( r
! ^1 b! C5 s7 h　　16、有缺口的板边（异形边）应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。

　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。


  f! A- N, r; R( g% k) _6 m9 s5 h
　　二、布局的热设计要求

) w$ w8 P& q9 w　　1、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。
  l/ n$ x  P) c9 f
　　2、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。
6 _5 a. f: N: x# a( Q2 m! y
' K9 h5 V) t+ R; _# w　　3、布局考虑到散热通道的合理顺畅。
( _& S: p; n7 D# f* A( P. K! q
) ?; _( Z" E- F/ s" d　　4、电解电容适当离开高热器件。

$ B5 L! `: @9 O9 t. M　　5、考虑到大功率器件和扣板下器件的散热问题。
3 g9 b, N7 N* q& t
　　三、布局的信号完整性要求
5 d( G8 N  ]' E- ^# F1 y* X
　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。

. R9 D6 G0 O8 i% D　　2、退耦电容靠近相关器件放置

　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。
0 X2 p/ u7 ^8 w) d
　　4、高速与低速，数字与模拟按模块分开布局。
/ e$ N" o9 o& U- u. v: o$ X5 Z. f
0 K3 s! u2 g) K0 I8 A9 d　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。

. k% p3 h' O8 E9 Q( S& p! J7 Z　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。

8 }' Z6 }% z  Y* B* K$ ?! F　　7、对同步时钟总线系统的布局满足时序要求。
8 A) n" @3 X1 @$ N# H
# @  R- }8 h2 X! J7 p% {
5 H; q& {; F, O# j

- y# j+ Z/ S3 e9 p) _9 K　　四、EMC要求

2 {  G: w, x9 m2 a　　1、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。
& U* A4 k$ N; `2 I" @
2 E. C7 g. Q/ u: x6 R　　2、为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。

3 ?0 ?9 C! f7 |# N　　3、接口器件靠近板边放置，已采取适当的EMC防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力。
6 ]+ ]! o0 E& V& S
　　4、保护电路放在接口电路附近，遵循先防护后滤波原则。

　　5、发射功率很大或特别敏感的器件（例如晶振、晶体等）距屏蔽体、屏蔽罩外壳500mil以上。
& ?+ E- ?, f% o( J
7 N0 T& @) S4 O/ Y0 e; _. t$ u　　6、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。
+ p; T! s+ `, b1 h
　　五、层设置与电源地分割要求

0 j3 V* G, M/ T- b　　1、两信号层直接相邻时须定义垂直布线规则。
) D) {1 W1 p8 Q2 _8 {
& [1 d. a/ x4 q  s4 t　　2、主电源层尽可能与其对应地层相邻，电源层满足20H规则。
% |/ Y+ M) c! p" E
5 ~4 I7 q9 d6 k8 ?  A. S　　3、每个布线层有一个完整的参考平面。

+ t2 Q8 v' n, H+ D* h　　4、多层板层叠、芯材（CORE）对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。

　　5、板厚不超过4.5mm，对于板厚大于2.5mm（背板大于3mm）的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。
0 ?: {+ I6 }/ x8 h7 @! R
　　6、过孔的厚径比大于10:1时得到PCB厂家确认。

6 W  J. ~1 A. G  k' `' z　　7、光模块的电源、地与其它电源、地分开，以减少干扰。
4 ~: X" U2 C2 A6 i( O) Z
　　8、关键器件的电源、地处理满足要求。

7 t. ^1 V; o' Z$ o. U3 m　　9、有阻抗控制要求时，层设置参数满足要求。



  ^5 w8 s6 d+ b% w& R; d* h
　　六、电源模块要求
' F; p7 m1 X0 `7 C7 n3 ]
　　1、电源部分的布局保证输入输出线的顺畅、不交叉。
4 F2 {+ Y) @+ B' z* P) K
3 P$ Q% Z* ?4 }: Q　　2、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。
9 F+ B" G& I: L: C/ r; j
: F! p/ X1 A1 [3 N　　七、其他方面的要求

& J5 F+ D0 q) C: t! W( Q7 x　　1、布局考虑到总体走线的顺畅，主要数据流向合理。
; g( W7 k; q6 {! B
9 T, ^! q2 j# P# H7 o　　2、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。

　　3、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。

) ~; \' M# w8 Z) [! D3 i　　4、如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。

7 Z8 P5 Y" L3 y4 _6 B- X- Y　　5、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。
# s5 G* D( O5 x( Z
2 T8 n: Z1 j6 f& }" r　　6、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。

4 L/ i- y! K2 D* Y　　7、含有高速光模块时，布局优先考虑光口收发电路。
& c, {6 x, h" v. s# d$ h* g
　　8、布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。

　　9、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。