PCB布局DFM

Happyday@

- c( c# L2 Z4 o- W9 b6 r2 Q/ J: Q

      在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。尤其是预布局，是思考整个电路板，信号流向、散热、结构等架构的过程。如果预布局是失败的，后面的再多努力也是白费。
0 b6 z7 [; C: X% f! o- [; t. f6 z
. T) f" c, W( H) [# M; M　　PCB布局设计印制线路板的设计工艺流程包括原理图的设计、电子元器件数据库登录、设计准备、区块划分、电子元器件配置、配置确认、布线和最终检验。在流程过程中，无论在哪道工序上发现了问题，都必须返回到上道工序，进行重新确认或修正。

　　本文首先介绍了PCB布局设计规则及技巧，其次阐述了PCB布局如何设计检视要素，分别从布局的DFM要求、热设计要求、信号完整性要求、EMC要求、层设置与电源地分割要求及电源模块要求等方面来详细解析，具体的跟随小编一起来了解一下。

  W% H2 P! {4 ]
9 |( X1 \: V! r& {! K8 m
, z, ~3 x* D2 v+ }0 C) p1 X7 D
　　PCB布局设计规则

( C! D) G" D: V: w6 k$ I$ _) ^4 O* a　　1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。

　　2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。

　　3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。

　　4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。

　　PCB布局设计技巧

　　在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：

　　1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向 ［1］ 。

　　2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。

& N+ S% Z% ~/ j" E: w　　3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。
5 _) v) _8 N' k, F3 {9 c$ y7 T) R
6 i! s7 ~3 p5 A; \- A' b, Q

- T% G; r3 L) H. ?1 g! H5 Z
　　PCB布局如何设计检视要素
9 Y8 x+ ~  f7 G. a7 C" o
# G0 c) W: Z1 k　　一、布局的DFM要求
/ J6 E1 L7 H$ V
3 \1 T; ]+ m; b( t; @6 ~& J　　1、已确定优选工艺路线，所有器件已放置板面。

　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。

  E( ~: a5 f2 |* ]' g) ^* q1 d　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。
/ Q8 p2 u4 N& L( W- u( V5 X8 X
  A  k8 A, h% f2 r3 ?　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。
5 p( O4 J; ^; B4 J
* |! V6 n2 s* E, h; W' X1 z0 Q; k: I, z　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。
5 W0 b6 Z! G. n
　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。

　　7、各种需加的附加孔（ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔）无遗漏，且设置正确。

　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。
! b' O6 g- X; k1 V3 M3 d  S4 y6 P
　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。

　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。
5 m9 @( m5 j6 m; q9 Z4 P
　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。

　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。

　　13、所有器件有明确标识，没有P*，REF等不明确标识。

% S8 E2 e6 P! R; s　　14、含贴片器件的面有3个定位光标，呈“L”状放置。定位光标中心离板边缘距离大于240mil。

! Z) n$ q7 m4 b/ R6 U　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。

( q9 n& w. m! g' {# h　　16、有缺口的板边（异形边）应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。
! E( h. H; W2 Y7 t" `, P/ g/ l. ^
  i) l$ J+ H+ d( s0 r. g　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。
1 z! c6 ?* h/ h
. V6 b: g; |: v! a% P" z* r6 g
5 o# n( m- t9 R! k6 d
/ o7 V0 r, s& L- t" ^　　二、布局的热设计要求

4 O7 D' D3 c, p2 J% u8 N$ K4 w$ i　　1、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。
1 }9 G3 W  }2 _, }  ^
/ ~0 _9 x4 \/ }; ~/ D2 I　　2、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。
1 u8 @+ z6 k# ]+ I/ ]7 @  }% f, |
" \& N6 ~$ N4 S' R5 w& d　　3、布局考虑到散热通道的合理顺畅。
+ g! b# a$ @& H+ w) ^
: S) |" S( e; y/ C, Q　　4、电解电容适当离开高热器件。
4 m4 Q; g$ q7 F- ?0 l( t
　　5、考虑到大功率器件和扣板下器件的散热问题。
7 [5 f8 p+ d9 O9 z
2 R+ O  s9 g8 J　　三、布局的信号完整性要求
0 G3 _8 H- }+ h- E& d
! H0 I! J1 k; s" }+ u' @# i　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。
  Q0 Z! r$ O1 q
　　2、退耦电容靠近相关器件放置

: z4 Z, d! L9 I3 x: P　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。
7 D9 \9 X! ^4 f7 m
　　4、高速与低速，数字与模拟按模块分开布局。

$ M& S, [0 z# d  J( \' ]4 c　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
. s/ h1 [' o+ L$ |! {; }4 {+ Y
　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。

6 Q) R& W' [4 j+ h2 W" B' p  G$ z　　7、对同步时钟总线系统的布局满足时序要求。
/ b) G8 C: V9 X- d  Q3 P" b

, O3 ^% O( C2 b; E

" F5 Z% X8 b6 k3 \# G1 d3 k% K: O　　四、EMC要求

) ]- k- g  ]$ Q　　1、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。
  c9 Q+ Z# F5 x& Q- A# `) T
6 Q6 r0 n' n) k4 O% }　　2、为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。

0 c, p, [" ?4 U1 {0 E　　3、接口器件靠近板边放置，已采取适当的EMC防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力。
! p$ a6 V- p8 o! x1 r
　　4、保护电路放在接口电路附近，遵循先防护后滤波原则。
0 |3 a+ k8 N( }7 M5 C3 O
) E2 [( \) b. G, I, `2 s, w　　5、发射功率很大或特别敏感的器件（例如晶振、晶体等）距屏蔽体、屏蔽罩外壳500mil以上。
# a$ {1 j/ \6 c# {
　　6、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。

! Q1 u4 V+ [2 O3 A　　五、层设置与电源地分割要求
0 a3 o* E7 [% u2 d* M+ Q7 W' G
　　1、两信号层直接相邻时须定义垂直布线规则。

2 k2 U% L1 s& C( A' g　　2、主电源层尽可能与其对应地层相邻，电源层满足20H规则。

　　3、每个布线层有一个完整的参考平面。

　　4、多层板层叠、芯材（CORE）对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。

$ U5 _; ]+ a1 R5 Q3 T　　5、板厚不超过4.5mm，对于板厚大于2.5mm（背板大于3mm）的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。
* U3 d. N5 o8 h- f
( g$ q& g/ l4 y& ]　　6、过孔的厚径比大于10:1时得到PCB厂家确认。
7 q3 R6 P% S) y6 m6 b
5 P. K$ w2 k0 {# S! i　　7、光模块的电源、地与其它电源、地分开，以减少干扰。
- I: r3 m7 F# o! G' j% G
* E" u9 G9 O7 U　　8、关键器件的电源、地处理满足要求。

4 x3 j% z  a4 `: x. F　　9、有阻抗控制要求时，层设置参数满足要求。
+ ]4 M" a; M7 Z. n& Y0 Z  a6 Q

, B# V5 P/ p( X1 S
) k& a/ n' [, ^- [  J  H
　　六、电源模块要求
6 d4 n1 h& V$ v4 L
& c! T( R0 ]6 C" o! w% C) P( s　　1、电源部分的布局保证输入输出线的顺畅、不交叉。
- R) O* d6 o4 P9 T
　　2、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。

$ q% p" f9 _. x5 i　　七、其他方面的要求
. @( C- L. u! [7 X2 Z
8 s1 t/ g8 f! i! q4 D9 d　　1、布局考虑到总体走线的顺畅，主要数据流向合理。

' e( n( T# F2 [2 L; y3 n　　2、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。

　　3、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。

　　4、如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。
; w- i, r/ d+ K. s/ L" H7 n
$ N0 Q" m% _/ o　　5、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。

1 I* T# k7 H* k% K　　6、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。

　　7、含有高速光模块时，布局优先考虑光口收发电路。
# D8 f7 i2 f0 @' ]$ u7 \
6 h! Y1 T+ `" R$ [" ~　　8、布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。
! K, ~: @3 D: f+ C
　　9、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。