DDR Simulation设置FPGA的IBIS模型后保存不了

Vegeta · 发表于 2020-12-28 10:56

您需要登录才可以下载或查看，没有帐号？注册

x

DDR Simulation设置FPGA的IBIS模型后保存不了，出现no power pin connected.Select one power pin at least，意思是没有选择电源PIN但是我在VRM里设置了也勾选了电源网络，好几个板子都是这样，是不是原理图或者板子的问题？

Vegeta · 发表于 2020-12-28 10:59

如下图所示

dzkcool · 发表于 2020-12-28 12:13

模型的问题

Vegeta · 发表于 2020-12-28 12:18

dzkcool 发表于 2020-12-28 12:13* S( |7 C6 Q) D! @( N. `
模型的问题

谢谢杜老师，再请教一下怎么解决呢？我有用过同一个模型文件在三块板子的FPGA上实验只有一块板子可以，所以我怀疑是BRD转换spd文件哪里设置错误或者板子本身哪里有问题，谢谢！

ganglv · 发表于 2021-1-15 10:40

你用的实例是：高度电路设计与仿真分析实例这本书吗？我遇到了点问题，请教请教

Vegeta · 发表于 2021-1-15 10:48

ganglv 发表于 2021-1-15 10:40
+ z# Q5 h3 I5 T' x你用的实例是：高度电路设计与仿真分析实例这本书吗？我遇到了点问题，请教请教

不是，是自己的项目自学的，也是刚入门有啥问题一起交流学习下，

ganglv · 发表于 2021-1-15 10:51

Vegeta 发表于 2021-1-15 10:48
* m3 M: Y0 }9 ?5 Y不是，是自己的项目自学的，也是刚入门有啥问题一起交流学习下，

可否加工QQ请教一下。
1774487068

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDR Simulation设置FPGA的IBIS模型后保存不了